相關商品
商品簡介
名人/編輯推薦
目次
商品簡介
《半導體集成電路》在簡述了集成電路的基本概念、發展和面臨的主要問題後，首先介紹了半導體集成電路的主要製造工藝、基本元器件的結構和工作原理；然後重點討論了數字集成電路中的組合邏輯電路、時序邏輯電路、存儲器、邏輯功能部件；最後介紹了模擬集成電路中的關鍵電路和數模、模數轉換電路。《半導體集成電路》內容系統全面，與實際緊密結合。敘述深入淺出，易於自學。為了方便教師授課，《半導體集成電路》配有課件。
名人/編輯推薦
《普通高等教育電子科學與技術類特色專業系列規劃教材?國家級精品課程主干教材?半導體集成電路》將CMOS集成電路相關技術作為課程的主要內容，同時對雙極集成電路在模擬電路中的運用進行了簡單介紹。在每一章的開始，概括與本章內容相關的關鍵知識點，簡要說明知識點之間的內在關聯，重點講述從集成電路的角度考慮，需要關注的課程內容、原理、特性等理論知識，力求結合實際，通俗易懂，深入淺出。
目次
目錄
叢書序
序
前言
第1章緒論1
1.1 半導體集成電路的概念1
1.1.1 半導體集成電路的基本概念1
1.1.2 半導體集成電路的分類2
1.2 半導體集成電路的發展過程4
1.3 半導體集成電路的發展規律5
1.4 半導體集成電路面臨的問題6
1.4.1 深亞微米集成電路設計面臨的問題與挑戰6
1.4.2 深亞微米集成電路性能面臨的問題與挑戰7
1.4.3 深亞微米集成電路工藝面臨的問題與挑戰7
技術展望：摩爾定律的擴展7
習題8
第2章雙極集成電路中的元件形成及其寄生效應9
2.1 雙極集成電路的製造工藝9
2.1.1 雙極型晶體管的單管結構和工作原理9
2.1.2 雙極集成晶體管的結構與製造工藝12
2.2 理想本徵雙極晶體管的埃伯斯G莫爾（EM）模型18
2.2.1 一結兩層二極管（單結晶體管）的EM模型18
2.2.2 兩結三層三極管（雙結晶體管）的EM模型19
2.2.3 三結四層三極管（多結晶體管）的EM模型20
2.3 集成雙極晶體管的有源寄生效應21
2.3.1 npn管工作於正向工作區和截止區的情況22
2.3.2 npn管工作於反向工作區的情況22
2.3.3 npn管工作於飽和區的情況23
2.3.4 降低寄生pnp管的方法23
技術展望：SiGe異質結雙極晶體管23
習題24
第3章MOS集成電路中的元件形成及其寄生效應25
3.1 MOSFET晶體管的製造工藝25
3.1.1 MOSFET晶體管器件結構與工作原理25
3.1.2 MOSFET的製造工藝26
3.2 CMOS集成電路的製造工藝28
3.2.1 p阱CMOS工藝29
3.2.2 n阱CMOS工藝36
3.2.3 雙阱CMOS工藝36
3.3 BiGCMOS集成電路的製造工藝38
3.3.1 以CMOS工藝為基礎的Bi-CMOS工藝39
3.3.2 以雙極型工藝為基礎的Bi-CMOS工藝40
3.4 MOS集成電路中的有源寄生效應41
3.4.1 場區寄生MOSFET 41
3.4.2 寄生雙極型晶體管42
3.4.3 CMOS集成電路中的閂鎖效應43
技術展望：絕緣體上矽（SOI）技術44
習題45
第4章集成電路中的無源元件46
4.1 集成電阻器46
4.1.1 雙極集成電路中的常用電阻46
4.1.2 MOS集成電路中常用的電阻56
4.2 集成電容器58
4.2.1 雙極集成電路中常用的集成電容器58
4.2.2 MOS集成電路中常用的電容器60
4.3 互連線61
4.3.1 多晶矽互連線62
4.3.2 擴散層連線62
4.3.3 金屬互連線62
技術展望：鐵電電容器64
習題65
第5章MOS晶體管基本原理與MOS反相器電路66
5.1 MOS晶體管的電學特性66
5.1.1 MOS晶體管基本電流方程的導出66
5.1.2 MOS晶體管IGV特性68
5.1.3 MOS晶體管的閾值電壓和導電特性70
5.1.4 MOS晶體管的襯底偏壓效應72
5.1.5 MOS晶體管的二級效應73
5.1.6 MOS晶體管的電容76
5.2 MOS反相器80
5.2.1 反相器的基本概念80
5.2.2 E/R型nMOS反相器（電阻負載型MOS反相器） 82
5.2.3 E/E型nMOS反相器（增強型nMOS負載反相器） 83
5.2.4 E/D型nMOS反相器（耗盡型nMOS負載反相器） 86
5.2.5 CMOS反相器87
技術展望：3D晶體管101
習題101
第6章CMOS靜態門電路103
6.1 基本CMOS靜態門103
6.1.1 CMOS與非門103
6.1.2 CMOS或非門104
6.2 CMOS複合邏輯門106
6.2.1 異或門106
6.2.2 其他復合邏輯門107
6.3 MOS管的串並聯特性108
6.3.1 晶體管串聯的情況108
6.3.2 晶體管並聯的情況109
6.3.3 晶體管尺寸的設計109
6.4 CMOS靜態門電路的功耗111
6.4.1 CMOS靜態邏輯門電路功耗的組成111
6.4.2 降低電路功耗的方法115
6.5 CMOS靜態門電路的延遲118
6.5.1 延遲時間的估算方法118
6.5.2 緩衝器*優化設計123
6.6 功耗和延遲的折中125
技術展望：減少短脈衝干擾信號功耗126
習題126
第7章傳輸門邏輯和動態邏輯電路128
7.1 基本的傳輸門128
7.1.1 nMOS傳輸門129
7.1.2 pMOS傳輸門130
7.1.3 CMOS傳輸門131
7.2 傳輸門邏輯電路131
7.2.1 傳輸門邏輯電路舉例131
7.2.2 傳輸門邏輯的特點133
7.3 基於二叉判決圖BDD的傳輸門邏輯生成方法134
7.4 基本動態CMOS邏輯電路138
7.4.1 基本CMOS動態邏輯電路的工作原理139
7.4.2 動態邏輯電路的優缺點140
7.5 傳輸門隔離動態邏輯電路141
7.5.1 傳輸門隔離動態邏輯電路工作原理142
7.5.2 傳輸門隔離多級動態邏輯電路的時鐘信號142
7.5.3 多米諾邏輯144
7.6 動態邏輯電路中存在的問題及解決方法147
7.6.1 電荷洩漏147
7.6.2 電荷共享148
7.6.3 時鐘饋通149
7.6.4 體效應149
技術展望：如何選擇邏輯類型150
習題151
第8章時序邏輯電路153
8.1 電荷的存儲機理153
8.1.1 靜態存儲機理153
8.1.2 動態存儲機理154
8.2 電平敏感鎖存器155
8.2.1 SR靜態鎖存器155
8.2.2 時鐘脈衝控制SR靜態鎖存器157
8.2.3 CMOS靜態邏輯結構D鎖存器157
8.2.4 基於傳輸門多選器的D鎖存器159
8.2.5 動態鎖存器160
8.3 邊沿觸發寄存器161
8.3.1 寄存器的幾個重要參數（建立時間、維持時間、傳輸時間） 161
8.3.2 CMOS靜態主從結構寄存器162
8.3.3 傳輸門多路開關型寄存器163
8.3.4 C2MOS寄存器167
8.4 其他類型寄存器169
8.4.1 脈衝觸發鎖存器169
8.4.2 靈敏放大器型寄存器170
8.4.3 靈敏放大器型寄存器170
8.5 帶復位及使能信號的D寄存器173
8.5.1 同步復位D寄存器173
8.5.2 異步復位D寄存器173
8.5.3 帶使能信號的同步復位D寄存器174
8.6 寄存器的應用及時序約束175
8.6.1 計數器175
8.6.2 時序電路的時序約束177
技術展望：異步數字系統180
習題180
第9章MOS邏輯功能部件183
9.1 多路開關183
9.2 加法器和進位鏈185
9.2.1 加法器定義185
9.2.2 全加器電路設計187
9.2.3 進位鏈190
9.3 算術邏輯單元194
9.3.1 以傳輸門為主體的算術邏輯單元195
9.3.2 以靜態邏輯門電路為主體的算術邏輯單元196
9.4 移位器197
9.5 乘法器200
技術展望：片上系統（SoC）技術203
習題204
第10章半導體存儲器207
10.1 存儲器概述207
10.1.1 存儲器的分類207
10.1.2 存儲器的相關性能參數208
10.1.3 半導體存儲器的結構209
10.2 非揮發性只讀存儲器209
10.2.1 ROM的基本存儲單元210
10.2.2 MOSOR和NOR型ROM 210
10.2.3 MOSNAND型ROM 215
10.2.4 預充式ROM 217
10.2.5 一次性可編程ROM 218
10.3 非揮發性讀寫存儲器218
10.3.1 可擦除可編程ROM 218
10.3.2 電可擦除可編程ROM 220
10.3.3 FLASH存儲器224
10.4 隨機存取存儲器227
10.4.1 SRAM 227
10.4.2 DRAM 232
10.5 存儲器外圍電路234
10.5.1 地址譯碼單元234
10.5.2 靈敏放大器236
10.5.3 時序和控制電路238
技術展望：高密度存儲器238
習題239
第11章模擬集成電路基礎241
11.1 模擬集成電路中的特殊元件241
11.1.1 MOS可變電容241
11.1.2 集成雙極型晶體管244
11.1.3 集成MOS管246
11.2 MOS晶體管及雙極晶體管的小信號模型247
11.2.1 MOS晶體管的小信號模型249
11.2.2 雙極晶體管的小信號模型250
11.3 恆流源電路252
11.3.1 電流源252
11.3.2 電流基準電路257
11.4 基準電壓源電路258
11.4.1 基準電壓源的主要性能指標258
11.4.2 帶隙基準電壓源的基本原理259
11.5 單級放大器262
11.5.1 MOS集成電路中的單級放大器262
11.5.2 雙極集成電路中的單級放大器266
11.6 差動放大器271
11.6.1 MOS差動放大器271
11.6.2 雙極晶體管差動放大器276
技術展望：低壓低功耗模擬集成電路技術279
習題280
第12章D/A及A/D變換器281
12.1 D/A變換器基本概念281
12.1.1 D/A變換器基本原理281
12.1.2 D/A變換器的分類283
12.1.3 D/A變換器的技術指標283
12.2 D/A變換器的基本類型284
12.2.1 電流定標D/A變換器284
12.2.2 電壓定標D/A變換器287
12.2.3 電荷定標D/A變換器288
12.3 A/D變換器的基本概念289
12.3.1 A/D變換器基本原理289
12.3.2 A/D變換器的分類290
12.3.3 A/D變換器的主要技術指標290
12.4 A/D變換器的常用類型292
12.4.1 積分型A/D變換器292
12.4.2 逐次逼近式（SAR）A／D變換器
12.4.3 ?-△A／D變換器
12.4.4 全并行ADC
12.4.5 流水線A／D變換器
技術展望：A／D變換器的發展方向
習題
參考文獻
叢書序
序
前言
第1章緒論1
1.1 半導體集成電路的概念1
1.1.1 半導體集成電路的基本概念1
1.1.2 半導體集成電路的分類2
1.2 半導體集成電路的發展過程4
1.3 半導體集成電路的發展規律5
1.4 半導體集成電路面臨的問題6
1.4.1 深亞微米集成電路設計面臨的問題與挑戰6
1.4.2 深亞微米集成電路性能面臨的問題與挑戰7
1.4.3 深亞微米集成電路工藝面臨的問題與挑戰7
技術展望：摩爾定律的擴展7
習題8
第2章雙極集成電路中的元件形成及其寄生效應9
2.1 雙極集成電路的製造工藝9
2.1.1 雙極型晶體管的單管結構和工作原理9
2.1.2 雙極集成晶體管的結構與製造工藝12
2.2 理想本徵雙極晶體管的埃伯斯G莫爾（EM）模型18
2.2.1 一結兩層二極管（單結晶體管）的EM模型18
2.2.2 兩結三層三極管（雙結晶體管）的EM模型19
2.2.3 三結四層三極管（多結晶體管）的EM模型20
2.3 集成雙極晶體管的有源寄生效應21
2.3.1 npn管工作於正向工作區和截止區的情況22
2.3.2 npn管工作於反向工作區的情況22
2.3.3 npn管工作於飽和區的情況23
2.3.4 降低寄生pnp管的方法23
技術展望：SiGe異質結雙極晶體管23
習題24
第3章MOS集成電路中的元件形成及其寄生效應25
3.1 MOSFET晶體管的製造工藝25
3.1.1 MOSFET晶體管器件結構與工作原理25
3.1.2 MOSFET的製造工藝26
3.2 CMOS集成電路的製造工藝28
3.2.1 p阱CMOS工藝29
3.2.2 n阱CMOS工藝36
3.2.3 雙阱CMOS工藝36
3.3 BiGCMOS集成電路的製造工藝38
3.3.1 以CMOS工藝為基礎的Bi-CMOS工藝39
3.3.2 以雙極型工藝為基礎的Bi-CMOS工藝40
3.4 MOS集成電路中的有源寄生效應41
3.4.1 場區寄生MOSFET 41
3.4.2 寄生雙極型晶體管42
3.4.3 CMOS集成電路中的閂鎖效應43
技術展望：絕緣體上矽（SOI）技術44
習題45
第4章集成電路中的無源元件46
4.1 集成電阻器46
4.1.1 雙極集成電路中的常用電阻46
4.1.2 MOS集成電路中常用的電阻56
4.2 集成電容器58
4.2.1 雙極集成電路中常用的集成電容器58
4.2.2 MOS集成電路中常用的電容器60
4.3 互連線61
4.3.1 多晶矽互連線62
4.3.2 擴散層連線62
4.3.3 金屬互連線62
技術展望：鐵電電容器64
習題65
第5章MOS晶體管基本原理與MOS反相器電路66
5.1 MOS晶體管的電學特性66
5.1.1 MOS晶體管基本電流方程的導出66
5.1.2 MOS晶體管IGV特性68
5.1.3 MOS晶體管的閾值電壓和導電特性70
5.1.4 MOS晶體管的襯底偏壓效應72
5.1.5 MOS晶體管的二級效應73
5.1.6 MOS晶體管的電容76
5.2 MOS反相器80
5.2.1 反相器的基本概念80
5.2.2 E/R型nMOS反相器（電阻負載型MOS反相器） 82
5.2.3 E/E型nMOS反相器（增強型nMOS負載反相器） 83
5.2.4 E/D型nMOS反相器（耗盡型nMOS負載反相器） 86
5.2.5 CMOS反相器87
技術展望：3D晶體管101
習題101
第6章CMOS靜態門電路103
6.1 基本CMOS靜態門103
6.1.1 CMOS與非門103
6.1.2 CMOS或非門104
6.2 CMOS複合邏輯門106
6.2.1 異或門106
6.2.2 其他復合邏輯門107
6.3 MOS管的串並聯特性108
6.3.1 晶體管串聯的情況108
6.3.2 晶體管並聯的情況109
6.3.3 晶體管尺寸的設計109
6.4 CMOS靜態門電路的功耗111
6.4.1 CMOS靜態邏輯門電路功耗的組成111
6.4.2 降低電路功耗的方法115
6.5 CMOS靜態門電路的延遲118
6.5.1 延遲時間的估算方法118
6.5.2 緩衝器*優化設計123
6.6 功耗和延遲的折中125
技術展望：減少短脈衝干擾信號功耗126
習題126
第7章傳輸門邏輯和動態邏輯電路128
7.1 基本的傳輸門128
7.1.1 nMOS傳輸門129
7.1.2 pMOS傳輸門130
7.1.3 CMOS傳輸門131
7.2 傳輸門邏輯電路131
7.2.1 傳輸門邏輯電路舉例131
7.2.2 傳輸門邏輯的特點133
7.3 基於二叉判決圖BDD的傳輸門邏輯生成方法134
7.4 基本動態CMOS邏輯電路138
7.4.1 基本CMOS動態邏輯電路的工作原理139
7.4.2 動態邏輯電路的優缺點140
7.5 傳輸門隔離動態邏輯電路141
7.5.1 傳輸門隔離動態邏輯電路工作原理142
7.5.2 傳輸門隔離多級動態邏輯電路的時鐘信號142
7.5.3 多米諾邏輯144
7.6 動態邏輯電路中存在的問題及解決方法147
7.6.1 電荷洩漏147
7.6.2 電荷共享148
7.6.3 時鐘饋通149
7.6.4 體效應149
技術展望：如何選擇邏輯類型150
習題151
第8章時序邏輯電路153
8.1 電荷的存儲機理153
8.1.1 靜態存儲機理153
8.1.2 動態存儲機理154
8.2 電平敏感鎖存器155
8.2.1 SR靜態鎖存器155
8.2.2 時鐘脈衝控制SR靜態鎖存器157
8.2.3 CMOS靜態邏輯結構D鎖存器157
8.2.4 基於傳輸門多選器的D鎖存器159
8.2.5 動態鎖存器160
8.3 邊沿觸發寄存器161
8.3.1 寄存器的幾個重要參數（建立時間、維持時間、傳輸時間） 161
8.3.2 CMOS靜態主從結構寄存器162
8.3.3 傳輸門多路開關型寄存器163
8.3.4 C2MOS寄存器167
8.4 其他類型寄存器169
8.4.1 脈衝觸發鎖存器169
8.4.2 靈敏放大器型寄存器170
8.4.3 靈敏放大器型寄存器170
8.5 帶復位及使能信號的D寄存器173
8.5.1 同步復位D寄存器173
8.5.2 異步復位D寄存器173
8.5.3 帶使能信號的同步復位D寄存器174
8.6 寄存器的應用及時序約束175
8.6.1 計數器175
8.6.2 時序電路的時序約束177
技術展望：異步數字系統180
習題180
第9章MOS邏輯功能部件183
9.1 多路開關183
9.2 加法器和進位鏈185
9.2.1 加法器定義185
9.2.2 全加器電路設計187
9.2.3 進位鏈190
9.3 算術邏輯單元194
9.3.1 以傳輸門為主體的算術邏輯單元195
9.3.2 以靜態邏輯門電路為主體的算術邏輯單元196
9.4 移位器197
9.5 乘法器200
技術展望：片上系統（SoC）技術203
習題204
第10章半導體存儲器207
10.1 存儲器概述207
10.1.1 存儲器的分類207
10.1.2 存儲器的相關性能參數208
10.1.3 半導體存儲器的結構209
10.2 非揮發性只讀存儲器209
10.2.1 ROM的基本存儲單元210
10.2.2 MOSOR和NOR型ROM 210
10.2.3 MOSNAND型ROM 215
10.2.4 預充式ROM 217
10.2.5 一次性可編程ROM 218
10.3 非揮發性讀寫存儲器218
10.3.1 可擦除可編程ROM 218
10.3.2 電可擦除可編程ROM 220
10.3.3 FLASH存儲器224
10.4 隨機存取存儲器227
10.4.1 SRAM 227
10.4.2 DRAM 232
10.5 存儲器外圍電路234
10.5.1 地址譯碼單元234
10.5.2 靈敏放大器236
10.5.3 時序和控制電路238
技術展望：高密度存儲器238
習題239
第11章模擬集成電路基礎241
11.1 模擬集成電路中的特殊元件241
11.1.1 MOS可變電容241
11.1.2 集成雙極型晶體管244
11.1.3 集成MOS管246
11.2 MOS晶體管及雙極晶體管的小信號模型247
11.2.1 MOS晶體管的小信號模型249
11.2.2 雙極晶體管的小信號模型250
11.3 恆流源電路252
11.3.1 電流源252
11.3.2 電流基準電路257
11.4 基準電壓源電路258
11.4.1 基準電壓源的主要性能指標258
11.4.2 帶隙基準電壓源的基本原理259
11.5 單級放大器262
11.5.1 MOS集成電路中的單級放大器262
11.5.2 雙極集成電路中的單級放大器266
11.6 差動放大器271
11.6.1 MOS差動放大器271
11.6.2 雙極晶體管差動放大器276
技術展望：低壓低功耗模擬集成電路技術279
習題280
第12章D/A及A/D變換器281
12.1 D/A變換器基本概念281
12.1.1 D/A變換器基本原理281
12.1.2 D/A變換器的分類283
12.1.3 D/A變換器的技術指標283
12.2 D/A變換器的基本類型284
12.2.1 電流定標D/A變換器284
12.2.2 電壓定標D/A變換器287
12.2.3 電荷定標D/A變換器288
12.3 A/D變換器的基本概念289
12.3.1 A/D變換器基本原理289
12.3.2 A/D變換器的分類290
12.3.3 A/D變換器的主要技術指標290
12.4 A/D變換器的常用類型292
12.4.1 積分型A/D變換器292
12.4.2 逐次逼近式（SAR）A／D變換器
12.4.3 ?-△A／D變換器
12.4.4 全并行ADC
12.4.5 流水線A／D變換器
技術展望：A／D變換器的發展方向
習題
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。