Plate-forme reconfigurable pour la conception d'un filtre adaptatif destiné à débruiter l'ECG

Gr歊e ?l'am幨ioration des capacit廥 et des performances et ?la diminution des cos, les FPGA sont devenus une solution viable pour la fabrication de puces personnalis嶪s et de dispositifs DSP programmables. L'幨imination du bruit d'errance de la ligne de base du signal de l'幨ectrocardiogramme (ECG) est un probl鋗e tr鋊 complexe. Dans le signal ECG, le bruit d'errance de la ligne de base d嶨orme les segments de basse fr廦uence. Les informations relatives aux crises cardiaques sont entra螽嶪s ?partir du segment ST, il est donc tr鋊 important d'avoir un signal ECG exempt de bruit. Ce travail de recherche pr廥ente la conception et la mise en oeuvre d'une architecture pour un filtre adaptatif bas?sur la LMS afin de minimiser le bruit d'errance de la ligne de base, le bruit de la ligne 幨ectrique et le bruit EMG ?haute fr廦uence du signal (ECG). Cette architecture est mise en oeuvre sur un FPGA utilisant la carte Spartan 3s400pq208-4 et le logiciel Xilinx system Generator (XSG). Les signaux exp廨iment廥 sont extraits de la base de donn嶪s MIT-BIH et sont additionn廥 de diff廨ents bruits. L'幨imination efficace du bruit de la ligne de base, du bruit de la ligne 幨ectrique et du bruit EMG ?haute fr廦uence est v廨ifi嶪 et les observations sont not嶪s pour obtenir le SNR souhaitable.