CPLD/FPGA技術應用項目教程（簡體書）

本書以SP-FGCE11AFPGA實驗箱為硬體平臺闡述了基於CPLD/FPGA技術的常見數位電路和數位系統的設計方法，主要目標是培養學生熟練使用EDA開發工具，應用Verilog HDL硬體描述語言開發電子產品所需的綜合知識、素質和技能。
本書按照基於工作過程的“專案”載體和適應“任務驅動”教學模式的思路進行編寫，“項目”的選取上以直觀性、實用性、針對性為原則，按照學生的認知規律（由淺入深、由簡單到複雜、由單項到系統、由驗證到設計）對教材內容進行科學合理的安排。全書共3個模組，模組一選取14個常見數位電路設計作為專案載體，介紹EDA技術發展概況和硬體描述語言的相關知識、Quartus II軟體和ModelSim軟體的使用方法與技巧和運用Verilog HDL設計簡單數位電路或系統。模組二選取11個基於SP-FGCE11AFPGA實訓平臺的項目為載體，介紹可程式設計邏輯器件產品概況和用硬體描述語言驅動常見週邊硬體資源設計數位系統的方法。模組三選取了多功能數位電子時鐘、VGA圖像顯示、UART通信介面和I2C匯流排界面設計四個綜合設計專案，介紹怎樣運用自頂向下的數位電路設計方法完成較複雜的數位系統設計。