相關商品
商品簡介
名人/編輯推薦
目次
商品簡介
《中國科學技術大學精品教材:數字集成電路設計》主要介紹了數字集成電路的設計理論與技術，內容包括：數字集成電路的發展趨勢、數字集成電路的設計流程、VHDL和Verilog的數字集成電路描述、數字集成電路前端設計、可編程的數字集成電路測試平臺、數字集成電路后端設計、數字集成電路CPU性設計。《中國科學技術大學精品教材:數字集成電路設計》既來源于工程實際又結合了多年的教學實踐，書中數字集成電路的設計以CPU核等作為實例講解，板級系統設計基于Xilinx Vx系列FPGA開發板進行，與數字集成電路有關的設計規范和驗收標準、庫單元設計、硬件測試環境的建立等以業界標準來組織設計實例和教學內容。同時，作者結合了諸如科學院先導專項中芯片設計及其在航天工程中的應用等積累多年的項目經驗來編寫《中國科學技術大學精品教材:數字集成電路設計》，本著理實交融、學以致用的原則，向從事數字集成電路設計的相關人員提供設計方法與實例。《中國科學技術大學精品教材:數字集成電路設計》可作為高等院校電子科學與技術、電子與信息工程、計算機科學與技術等專業的本科生或研究生教材，也可作為相關專業的教師、科研人員及數字集成電路設計工程師的學習參考資料。
名人/編輯推薦
《中國科學技術大學精品教材:數字集成電路設計》由中國科學技術大學出版社出版。
目次
總序
前言
第1章集成電路發展與數字集成電路概論
1，1集成電路的回顧
1.1.1數字集成電路溯源
1.1.2電子設計發展階段
1.1.3計算機在集成電路設計發展階段的作用
1.1.4人才、工具和庫
1.2納米時代的數字集成電路設計策略
1.2.1數字集成電路設計的要求
1.2.2核高基助力集成電路芯片設計
1.2.3設計自動化
1.3數字集成電路的設計方法
1.3.1自頂向下設計流程
1.3.2自底向上設計流程
1.3.3正向設計和逆向設計
1.3.4著名公司推薦的設計流程
1.4數字集成電路設計的學習方法
1.4.1選用合適的EDA工具
1.4.2了解和適應集成電路設計產業
1.5數字集成電路設計的項目管理
1.5.1可靠性設計
1.5.2代碼版本管理SVN
1.5.3代碼質量nLint
第2章數字集成電路設計基礎
2.1數字集成電路的基本電路
2.1.1數字集成電路分類與特點
2.1.2各類數字集成電路的性能指標
2.1.3CMOS基本門電路的分類與擴展
2.2典型的組合邏輯電路設計
2.2.1實現不帶“非的組合邏輯
2.2.2半加器和同或電路設計
2.2.3加法器電路設計
2.2.4算術邏輯運算模塊
2.2.5譯碼器和編碼器
2.2.6傳輸門邏輯電路
2.2.7多路選擇器
2.3典型的時序邏輯電路
2.3.1時序邏輯電路基礎
2.3.2雙穩態電路
2.3.3CMOS觸發器
2.3.4同步時序電路和異步時序電路
2.3.5預充一求值的動態CMOS電路
2.3.6多米諾CMOS電路
2.3.7時鐘CMOS電路
2.4微處理器的設計
2.4.1微處理器設計與專用集成電路設計
2.4.2微處理器設計的發展
2.4.3簡單微處理器的設計
2.4.4系統級的微處理器設計方法
2.4.5可配置處理器對設計方法學的新要求
第3章硬件描述語言VHDL
3.1VHDL簡介
3.1.1VHDL的特點
3.1.2VHDL的新發展
3.2VHDL程序的基本結構
3.2，1VHDL程序的基本單元與構成
3.2.2包、配置和庫
3.2.3微處理器的設計實例
3.3VHDL的基本數據類型和操作符
3.3.1數的類型和數的字面值
3.3.2對象和分類
3.3.3數據類型
3.3.4運算操作符
3.4VHDL結構體的描述方式
3.4.1順序描述語句
3.4.2并發描述語句
3.5Active_VHDL上機準備
3.5.1Active_VHDL的安裝與啟動
3.5.2EditPlus安裝使用
3.5.3熟悉Active_VHDL的集成環境
3.5.4Active_VHDL自帶范例的調試流程
3.5.5VHDL激勵信號
3.5.6Active_VHDL中測試基準自動生成流程
3.5.7半加器的波形分析
3.6基本邏輯電路的VHDL實現
3.6.1組合邏輯電路設計
3.6.2時序邏輯電路設計
3.7Active_VHDL上機實踐
3.7.1VHDL數字電路的文本描述、編譯與仿真上機實驗
3.7.2交通燈控制器
3.7.3基于CPLD實現交通燈控制器
3.8交通燈控制器開發實例
3.8.1設計規范和步驟
3.8.2設計描述
3.8.3VHDL描述
3.8.4驗證方案
3.8.5把TLC和TLC_Test配置在一起
3.8.6預定義數據類型BIT
3.8.7用新的數據類型改寫成TLC的電路描述
3.8.8其他綜合調試工作
第4章硬件描述語言Verilog HDL
4.1VerilogHDL和VHDL的比較
4.2VerilogHDL簡介
4.2.1VerilogHDL的特點
4.2.2VerilogHDL模塊組成單元
4.2.3Verilog—2001標準加入的內容
4.3VerilogHDL的詞法
4.3.1空白符和注釋
4.3.2常數
4.3.3字符串
4.3.4關鍵詞
4.3.5標識符
4.3.6操作符
4.3.7數據類型
4.4VerilogHDL的語句
4.4.1聲明類語句
4.4.2賦值語句
4.4.3條件語句
4.4.4循環語句
4.4.5語句的順序執行與并行執行
4.5不同抽象級別的VerilogHDL模型
4.5.1VerilogHDL的門級描述
4.5.2VerilogHDL的行為級描述
4.5.3用結構描述實現更大的電路系統
4.6浮點處理單元的VerilogHDL設計
4.6.1浮點處理單元簡介
4.6.2功能模塊的分析
4.6.3FPU內部四級流水線的實現
第5章數字集成電路的前端設計
5.1高層次建模
5.1.1SystemC簡介
5.1.2芯片快速成型實現流程
5.1.3RSA運算的SystemC實現
5.1.464位MIPS流水線系統級建模
5.2前端設計常用軟件介紹
5.2.1工具軟件版本配套問題
5.2.2事務級模型TLM
5.2.3QuartusⅡ
5.2.4MOdelSim
5.2.5Synplify
5.2.6MATLAB、Debussy與ModelSim協同仿真
5.38位RISC微處理器的前端設計
5.3.18位RISC微處理器
5.3.28位RISC微處理器的結構
5.3.38位RISC微處理器的前端設計
5.4VFP—A及其寄存器的前端設計
5.4.1VFP—A設計及驗證
5.4.2寄存器詳細設計
5.4.3寄存器堆
5.5ALU的前端設計
5.5.1ALU簡介
5.5.2ALU內部模塊
5.5.3ALU接口信號
5.5.4ALU指令列表
5.5.5ALU的實現
……
第6章數字集成電路的FPGA設計
第7章數字集成電路的后端設計
第8章數字集成電路的可靠性設計
附錄
參考文獻
前言
第1章集成電路發展與數字集成電路概論
1，1集成電路的回顧
1.1.1數字集成電路溯源
1.1.2電子設計發展階段
1.1.3計算機在集成電路設計發展階段的作用
1.1.4人才、工具和庫
1.2納米時代的數字集成電路設計策略
1.2.1數字集成電路設計的要求
1.2.2核高基助力集成電路芯片設計
1.2.3設計自動化
1.3數字集成電路的設計方法
1.3.1自頂向下設計流程
1.3.2自底向上設計流程
1.3.3正向設計和逆向設計
1.3.4著名公司推薦的設計流程
1.4數字集成電路設計的學習方法
1.4.1選用合適的EDA工具
1.4.2了解和適應集成電路設計產業
1.5數字集成電路設計的項目管理
1.5.1可靠性設計
1.5.2代碼版本管理SVN
1.5.3代碼質量nLint
第2章數字集成電路設計基礎
2.1數字集成電路的基本電路
2.1.1數字集成電路分類與特點
2.1.2各類數字集成電路的性能指標
2.1.3CMOS基本門電路的分類與擴展
2.2典型的組合邏輯電路設計
2.2.1實現不帶“非的組合邏輯
2.2.2半加器和同或電路設計
2.2.3加法器電路設計
2.2.4算術邏輯運算模塊
2.2.5譯碼器和編碼器
2.2.6傳輸門邏輯電路
2.2.7多路選擇器
2.3典型的時序邏輯電路
2.3.1時序邏輯電路基礎
2.3.2雙穩態電路
2.3.3CMOS觸發器
2.3.4同步時序電路和異步時序電路
2.3.5預充一求值的動態CMOS電路
2.3.6多米諾CMOS電路
2.3.7時鐘CMOS電路
2.4微處理器的設計
2.4.1微處理器設計與專用集成電路設計
2.4.2微處理器設計的發展
2.4.3簡單微處理器的設計
2.4.4系統級的微處理器設計方法
2.4.5可配置處理器對設計方法學的新要求
第3章硬件描述語言VHDL
3.1VHDL簡介
3.1.1VHDL的特點
3.1.2VHDL的新發展
3.2VHDL程序的基本結構
3.2，1VHDL程序的基本單元與構成
3.2.2包、配置和庫
3.2.3微處理器的設計實例
3.3VHDL的基本數據類型和操作符
3.3.1數的類型和數的字面值
3.3.2對象和分類
3.3.3數據類型
3.3.4運算操作符
3.4VHDL結構體的描述方式
3.4.1順序描述語句
3.4.2并發描述語句
3.5Active_VHDL上機準備
3.5.1Active_VHDL的安裝與啟動
3.5.2EditPlus安裝使用
3.5.3熟悉Active_VHDL的集成環境
3.5.4Active_VHDL自帶范例的調試流程
3.5.5VHDL激勵信號
3.5.6Active_VHDL中測試基準自動生成流程
3.5.7半加器的波形分析
3.6基本邏輯電路的VHDL實現
3.6.1組合邏輯電路設計
3.6.2時序邏輯電路設計
3.7Active_VHDL上機實踐
3.7.1VHDL數字電路的文本描述、編譯與仿真上機實驗
3.7.2交通燈控制器
3.7.3基于CPLD實現交通燈控制器
3.8交通燈控制器開發實例
3.8.1設計規范和步驟
3.8.2設計描述
3.8.3VHDL描述
3.8.4驗證方案
3.8.5把TLC和TLC_Test配置在一起
3.8.6預定義數據類型BIT
3.8.7用新的數據類型改寫成TLC的電路描述
3.8.8其他綜合調試工作
第4章硬件描述語言Verilog HDL
4.1VerilogHDL和VHDL的比較
4.2VerilogHDL簡介
4.2.1VerilogHDL的特點
4.2.2VerilogHDL模塊組成單元
4.2.3Verilog—2001標準加入的內容
4.3VerilogHDL的詞法
4.3.1空白符和注釋
4.3.2常數
4.3.3字符串
4.3.4關鍵詞
4.3.5標識符
4.3.6操作符
4.3.7數據類型
4.4VerilogHDL的語句
4.4.1聲明類語句
4.4.2賦值語句
4.4.3條件語句
4.4.4循環語句
4.4.5語句的順序執行與并行執行
4.5不同抽象級別的VerilogHDL模型
4.5.1VerilogHDL的門級描述
4.5.2VerilogHDL的行為級描述
4.5.3用結構描述實現更大的電路系統
4.6浮點處理單元的VerilogHDL設計
4.6.1浮點處理單元簡介
4.6.2功能模塊的分析
4.6.3FPU內部四級流水線的實現
第5章數字集成電路的前端設計
5.1高層次建模
5.1.1SystemC簡介
5.1.2芯片快速成型實現流程
5.1.3RSA運算的SystemC實現
5.1.464位MIPS流水線系統級建模
5.2前端設計常用軟件介紹
5.2.1工具軟件版本配套問題
5.2.2事務級模型TLM
5.2.3QuartusⅡ
5.2.4MOdelSim
5.2.5Synplify
5.2.6MATLAB、Debussy與ModelSim協同仿真
5.38位RISC微處理器的前端設計
5.3.18位RISC微處理器
5.3.28位RISC微處理器的結構
5.3.38位RISC微處理器的前端設計
5.4VFP—A及其寄存器的前端設計
5.4.1VFP—A設計及驗證
5.4.2寄存器詳細設計
5.4.3寄存器堆
5.5ALU的前端設計
5.5.1ALU簡介
5.5.2ALU內部模塊
5.5.3ALU接口信號
5.5.4ALU指令列表
5.5.5ALU的實現
……
第6章數字集成電路的FPGA設計
第7章數字集成電路的后端設計
第8章數字集成電路的可靠性設計
附錄
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。
優惠價：87
292
海外經銷商無庫存，到貨日平均30天至45天