數字集成電路與EDA設計基礎教程（簡體書）

第1章 緒論
1.1 EDA技術概述
1.2 數字IC的EDA設計流程
1.3 硬件描述語言
1.4 Verilog HDL的主要功能
1.5 Verilog HDL的設計方法
1.6 可編程器件概述

第2章 Verilog HDL基礎知識
2.1 模塊的基本結構及其描述方式
2.2 Verilog HDL設計流程
2.3 Verilog HDL語法
2.4 數據類型
2.5 運算符
2.6 系統任務與系統函數
2.7 編譯預處理

第3章 Verilog HDL行為建模
3.1 模塊的行為描述
3.2 賦值語句
3.3 語句塊
3.4 條件語句
3.5 循環語句
3.6 過程說明語句
3.7 時間控制
3.8 過程連續賦值語句
3.9 任務和函數說明語句
3.10 行為建模實例

第4章 Verilog HDL數據流建模
4.1 連續賦值語句
4.2 數據流建模具體實例

第5章 Verilog HDL結構建模
5.1 模塊定義結構
5.2 模塊端口
5.3 實例化語句
5.4 結構化建模具體實例

第6章 數字IC單元設計舉例
6.1 基于Verilog HDL組合邏輯電路設計
6.2 基于Verilog HDL時序邏輯電路設計
6.3 基于Verilog HDL移位寄存器設計
6.4 基于Verilog HDL數字模塊設計
6.5 利用有限狀態機進行復雜時序邏輯的設計
6.6 利用狀態機的嵌套實現層次結構化設計
6.7 通過模塊之間的調用實現自頂向下的設計

第7章 程序驗證
7.1 測試驗證程序的編寫
7.2 波形產生
7.3 測試驗證程序實例
7.4 從文本文件中讀取向量
7.5 向文本文件中寫入向量
7.6 時序檢測器

第8章 綜合設計實例
8.1 有限狀態機的概念及其設計實例
8.2 RISC中央處理單元（CPU）的頂層設計

第9章 FPGA設計實例
9.1 AlteraDE2開發板的結構
9.2 Ahera DE2開發板接口定義
9.3 FPGA芯片配置
9.4 基于DE2開發板交通燈設計案例
附錄A Verilog HDL設計規范
附錄B Active HDL
附錄C Quartus II
附錄D Modeisim
參考文獻