相關商品
商品簡介
作者簡介
目次
商品簡介
《數字邏輯》主要介紹數字邏輯電路和數字系統的基礎理論和方法。書中系統地闡述了數制與編碼、邏輯代數基礎、組合邏輯電路的分析與設計、時序邏輯電路的分析與設計、可編程邏輯器件、VHDL硬件描述語言以及數字系統的分析與設計。《數字邏輯》可作為計算機、電子、通信及自動化等專業的本科生教材，也可供相關領域的工程技術人員參考。
作者簡介
王春露，1969年出生，畢業于哈爾濱工業大學計算機系，現為北京郵電大學計算機學院副教授、碩士生導師，北京郵電大學服務科學與智能交通技術研究中心主任。長期從事“數字邏輯”課程的教學工作，積累了豐富的教學資源，形成比較成熟的課程體系。長期從事相關領域科研工作，目前主要研究方向為計算機網絡、信息安全、智能交通。在工程和科學實踐中，主持完成了多項國家級、省部級項目。目前，作為負責人主持的國家級項網主要有國家科技支撐計劃重大專項項目1項、國家自然科學基金項目1項，發表高水平科技論文40余篇，編著《數字邏輯題解》、《計算機組成原理》、《數字邏輯與數字系統》、《計算機組織與結構》等多本教材。
目次
第1章 數字邏輯基礎
1.1 數制與編碼
1.1.1 數制
1.1.2 編碼
1.2 邏輯代數中的基本運算
1.2.1 邏輯變量和邏輯函數
1.2.2 基本邏輯運算
1.3 邏輯代數的基本規律
1.3.1 邏輯代數的基本定律
1.3.2 邏輯代數的基本規則
1.4 邏輯函數的化簡
1.4.1 邏輯函數的代數法化簡
1.4.2 卡諾圖
1.4.3 邏輯函數的卡諾圖化簡
1.5 邏輯門電路
1.5.二極管邏輯門電路
1.5.2 晶體管非門
1.5.3 集成門電路
小結
習題
第2章 組合邏輯電路
2.1 組合邏輯電路分析
2.2 組合邏輯電路設計
2.3 組合邏輯電路中的競爭冒險
2.3.1 競爭冒險現象及其產生
2.3.2 檢查競爭冒險
2.3.3 消除競爭冒險的方法
2.4 常用的中規模組合邏輯標準構件
2.4.1 數據選擇器
2.4.2 譯碼器
2.4.3 編碼器
2.4.4 數據比較器
2.4.5 加法器
小結
習題
第3章 觸發器
3.1 基本RS觸發器
3.1.1 基本RS觸發器的結構和工作原理
3.1.2 基本RS觸發器的功能描述方法
3.2 鐘控觸發器
3.2.1 鐘控RS觸發器
3.2.2 鐘控D觸發器
3.2.3 鐘控JK觸發器
3.2.4 鐘控T觸發器
3.2.5 電平觸發方式的工作特性
3.3 主從JK觸發器
3.3.1 主從JK觸發器的基本結構
3.3.2 主從JK觸發器的工作原理
3.4 邊沿觸發器
3.4.1 邊沿JK觸發器
3.4.2 維持阻塞D觸發器
3.5 集成觸發器
3.5.1 集成D觸發器
3.5.2 集成JK觸發器
3.6 各類觸發器的相互轉換
小結
習題
第4章 時序電路
4.1 時序電路的特點
4.2 時序電路邏輯功能的描述方法
4.2.1 狀態轉移圖
4.2.2 狀態轉移表
4.2.3 時序圖
4.3 時序邏輯電路分析
4.3.1 時序邏輯電路的分析方法
4.3.2 同步時序邏輯電路的分析
4.4 寄存器
4.4.1 寄存器概述
4.4.2 鎖存器
4.4.3 移位寄存器
4.5 計數器
4.5.1 同步二進制計數器
4.5.2 可逆計數器
4.5.3 移位寄存器型計數器
4.6 脈沖分配器
4.7 序列信號發生器
4.8 同步時序電路的設計
4.8.1 設計方法與步驟
4.8.2 狀態轉移圖或狀態轉移表的形成
4.8.3 狀態化簡
4.8.4 狀態分配
4.8.5 確定激勵方程和輸出方程
4.8.6 畫邏輯電路圖并檢查自啟動
4.9 異步計數器
4.10 中規模集成計數器的應用
4.10.1 同步中規模集成計數器
4.10.2 異步中規模集成計數器
4.10.3 中規模集成計數器構成任意進制計數器
小結
習題
第5章 可編程邏輯器件
5.1 可編程邏輯陣列
5.2 可編程陣列邏輯
5.3 復雜可編程邏輯器件
5.3.1 CPLD的基本結構
5.3.2 典型的CPLD芯片
5.4 現場可編程門陣列
5.4.1 FPGA的基本結構
5.4.2 FPGA的編程
5.4.3 典型的FPGA芯片
5.5 標準單元和客戶定制芯片
5.6 可編程器件的設計流程
5.7 可編程器件工具軟件介紹
5.7.1 ispLEVER開發工具的設計步驟
5.7.2 ispLEVER開發工具的原理圖輸入
5.7.3 ispLEVER7干發工具的混合輸入
小結
習題
第6章 硬件描述語言VHDL簡介
6.1 VHDL概述
6.2 VHDL設計文件的基本結構
6.2.1 初識VHDL
6.2.2 實體和結構體
6.2.3 配置
6.2.4 程序包和庫
6.3 對象、類型和屬性
6.3.1 對象
6.3.2 數據類型
6.3.3 VHDL的屬性
6.4 VHDL的功能描述方法
6.4.1 並行描述語句
6.4.2 順序描述語句
6.5 VHDL的結構描述方法
6.6 過程和函數
6.7 常用單元電路的設計實例
6.7.1 組合電路
6.7.2 時序電路
小結
習題
第7章 現代數字系統設計
7.1 數字系統的基本概念
7.1.1 數字系統與EDA技術
7.1.2 數字系統的描述方法
7.2 現代數字系統的設計方法
7.2.1 現代數字系統層次化結構
7.2.2 現代數字系統設計流程
7.2.3 自頂向下的設計方法
7.3 數字系統設計實例
7.3.1 實例一：經典數學遊戲
7.3.2 實例二：多功能拔河遊戲機
7.3.3 實例三：PS／2鍵盤接口控制器
小結
習題
附錄 第二套掃描碼
參考文獻
1.1 數制與編碼
1.1.1 數制
1.1.2 編碼
1.2 邏輯代數中的基本運算
1.2.1 邏輯變量和邏輯函數
1.2.2 基本邏輯運算
1.3 邏輯代數的基本規律
1.3.1 邏輯代數的基本定律
1.3.2 邏輯代數的基本規則
1.4 邏輯函數的化簡
1.4.1 邏輯函數的代數法化簡
1.4.2 卡諾圖
1.4.3 邏輯函數的卡諾圖化簡
1.5 邏輯門電路
1.5.二極管邏輯門電路
1.5.2 晶體管非門
1.5.3 集成門電路
小結
習題
第2章 組合邏輯電路
2.1 組合邏輯電路分析
2.2 組合邏輯電路設計
2.3 組合邏輯電路中的競爭冒險
2.3.1 競爭冒險現象及其產生
2.3.2 檢查競爭冒險
2.3.3 消除競爭冒險的方法
2.4 常用的中規模組合邏輯標準構件
2.4.1 數據選擇器
2.4.2 譯碼器
2.4.3 編碼器
2.4.4 數據比較器
2.4.5 加法器
小結
習題
第3章 觸發器
3.1 基本RS觸發器
3.1.1 基本RS觸發器的結構和工作原理
3.1.2 基本RS觸發器的功能描述方法
3.2 鐘控觸發器
3.2.1 鐘控RS觸發器
3.2.2 鐘控D觸發器
3.2.3 鐘控JK觸發器
3.2.4 鐘控T觸發器
3.2.5 電平觸發方式的工作特性
3.3 主從JK觸發器
3.3.1 主從JK觸發器的基本結構
3.3.2 主從JK觸發器的工作原理
3.4 邊沿觸發器
3.4.1 邊沿JK觸發器
3.4.2 維持阻塞D觸發器
3.5 集成觸發器
3.5.1 集成D觸發器
3.5.2 集成JK觸發器
3.6 各類觸發器的相互轉換
小結
習題
第4章 時序電路
4.1 時序電路的特點
4.2 時序電路邏輯功能的描述方法
4.2.1 狀態轉移圖
4.2.2 狀態轉移表
4.2.3 時序圖
4.3 時序邏輯電路分析
4.3.1 時序邏輯電路的分析方法
4.3.2 同步時序邏輯電路的分析
4.4 寄存器
4.4.1 寄存器概述
4.4.2 鎖存器
4.4.3 移位寄存器
4.5 計數器
4.5.1 同步二進制計數器
4.5.2 可逆計數器
4.5.3 移位寄存器型計數器
4.6 脈沖分配器
4.7 序列信號發生器
4.8 同步時序電路的設計
4.8.1 設計方法與步驟
4.8.2 狀態轉移圖或狀態轉移表的形成
4.8.3 狀態化簡
4.8.4 狀態分配
4.8.5 確定激勵方程和輸出方程
4.8.6 畫邏輯電路圖并檢查自啟動
4.9 異步計數器
4.10 中規模集成計數器的應用
4.10.1 同步中規模集成計數器
4.10.2 異步中規模集成計數器
4.10.3 中規模集成計數器構成任意進制計數器
小結
習題
第5章 可編程邏輯器件
5.1 可編程邏輯陣列
5.2 可編程陣列邏輯
5.3 復雜可編程邏輯器件
5.3.1 CPLD的基本結構
5.3.2 典型的CPLD芯片
5.4 現場可編程門陣列
5.4.1 FPGA的基本結構
5.4.2 FPGA的編程
5.4.3 典型的FPGA芯片
5.5 標準單元和客戶定制芯片
5.6 可編程器件的設計流程
5.7 可編程器件工具軟件介紹
5.7.1 ispLEVER開發工具的設計步驟
5.7.2 ispLEVER開發工具的原理圖輸入
5.7.3 ispLEVER7干發工具的混合輸入
小結
習題
第6章 硬件描述語言VHDL簡介
6.1 VHDL概述
6.2 VHDL設計文件的基本結構
6.2.1 初識VHDL
6.2.2 實體和結構體
6.2.3 配置
6.2.4 程序包和庫
6.3 對象、類型和屬性
6.3.1 對象
6.3.2 數據類型
6.3.3 VHDL的屬性
6.4 VHDL的功能描述方法
6.4.1 並行描述語句
6.4.2 順序描述語句
6.5 VHDL的結構描述方法
6.6 過程和函數
6.7 常用單元電路的設計實例
6.7.1 組合電路
6.7.2 時序電路
小結
習題
第7章 現代數字系統設計
7.1 數字系統的基本概念
7.1.1 數字系統與EDA技術
7.1.2 數字系統的描述方法
7.2 現代數字系統的設計方法
7.2.1 現代數字系統層次化結構
7.2.2 現代數字系統設計流程
7.2.3 自頂向下的設計方法
7.3 數字系統設計實例
7.3.1 實例一：經典數學遊戲
7.3.2 實例二：多功能拔河遊戲機
7.3.3 實例三：PS／2鍵盤接口控制器
小結
習題
附錄 第二套掃描碼
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。