相關商品
商品簡介
目次
商品簡介
本書為普通高等教育“十一五”國家級規劃教材，主要內容包括：EDA技術；電路設計仿真軟件：PSpice、Multisim8的使用方法；可編程邏輯器件的工作原理、分類及應用；硬件描述語言Vetilog HDL的語法要點與設計實例；數字集成軟件QuartLts Ⅱ、仿真軟件ModelSim、綜合軟件Synplify Pro等的使用方法及設計流程；EDA技術綜合設計實例。
本書內容全面，注重基礎，理論聯系實際，突出實用性，并使用大量圖表說明問題，編寫簡明精煉、針對性強，設計實例都通過了編譯，設計文件和參數選擇都經過驗證，便于讀者對內容的理解和掌握。
本書配有免費電子課件，歡迎選用本書作教材的老師登錄www.cmpedu.com下載或發郵件到wbj@cmpbook.com索取。
本書可作為高等工科院校電子電氣信息類各專業“EDA技術與應用”方面的教材或參考書，也可作為計算機仿真和計算機輔助設計的實訓課程教材，還可作為廣大電子設計人員的設計參考書或使用手冊。
本書內容全面，注重基礎，理論聯系實際，突出實用性，并使用大量圖表說明問題，編寫簡明精煉、針對性強，設計實例都通過了編譯，設計文件和參數選擇都經過驗證，便于讀者對內容的理解和掌握。
本書配有免費電子課件，歡迎選用本書作教材的老師登錄www.cmpedu.com下載或發郵件到wbj@cmpbook.com索取。
本書可作為高等工科院校電子電氣信息類各專業“EDA技術與應用”方面的教材或參考書，也可作為計算機仿真和計算機輔助設計的實訓課程教材，還可作為廣大電子設計人員的設計參考書或使用手冊。
目次
前言
第1章 EDA技術
1.1 EDA技術簡介
1.1.1 EDA技術的起源
1.1.2 EDA技術的發展趨勢及特點
1.2 常用EDA軟件介紹
1.2.1 EDA軟件的分類
1.2.2 EDA軟件的發展趨勢
1.3 EDA工程的設計流程
1.4 EDA工程的設計方法
習題
第2章 電路設計仿真軟件PSpice及其應用
2.1 PSpice簡介
2.2 PSpice的有關要求和規定
2.3 PSpice中電路的描述
2.4 PSpice的主要分析仿真功能
2.5 PSpice 9.1仿真平臺操作及使用介紹
2.6 PSpice 9.1應用設計舉例
2.7 OrCAD Capture仿真平臺使用介紹
2.7.1 OrCAD PSpice繪制電路原理圖
2.7.2 OrCAD PSpice電路設計
2.8 OrCAD Capture仿真設計舉例
2.8.1 直流掃描分析的應用
2.8.2 BJT單管共射放大電路設計
2.8.3 CMOS單級放大電路
2.8.4 PSpice的兩級放大電路放大器分析
2.8.5 數字電路仿真分析
習題
第3章 電路設計仿真軟件Multisim8
3.1 Multisim8的特點
3.2 Multisim8的基本功能
3.3 Multisim8用戶界面及操作
3.3.1 Muhisim8的主窗口界面
3.3.2 主菜單欄
3.3.3 工具欄
3.4 Multisim8的元器件與元器件庫
3.5 Multisim8的虛擬儀器及其使用
3.6 電路的仿真與分析
3.6.1 Muhisim8界面的設置
3.6.2 創建應用電路
3.6.3 電路仿真
3.6.4 電路基本分析方法
3.7 仿真電路的后處理
3.7.1 電路的統計信息報告
3.7.2 導入／導出仿真電路的信息
3.7.3 后處理器
3.8 Multisim8設計仿真實例
3.8.1 電路原理驗證仿真實例
3.8.2 模擬電子電路驗證仿真實例
3.8.3 數字電子電路驗證仿真實例
習題
第4章 可編程邏輯器件
4.1 PLD簡介
4.1.1 PLD的發展
4.1.2 PLD的基本結構和特點
4.2 PLD的編程原理和方式
4.2.1 PLD的編程原理
4.2.2 PLD的編程方式
4.3 PLD的分類
4.3.1 根據“與”陣列和“或”陣列是否可編程分類
4.3.2 根據性能分類
4.4 CPLD和FPGA
4 4 1 CPLD
4.4.2 FPGA
4.4.3 CPLD和FPGA的差別與特點
4.5 Ahera公司的PLD
4.5.1 Ahera公司的CPLD
4.5.2 Ahera公司的FPGA
習題
第5章 硬件描述語言Verilog HDL
5.1 Verilog HDL簡介
5.2 Verilog HDL的特點
5.3 Verilog HDL重要的功能和概念
5.4 Verilog HDL的語法規定與常規要素
5.5 Verilog HDL代碼的基本結構
5.6 Verilog HDL的結構說明語句
5.7 Verilog HDL語句的順序執行與並行執行
5.8 Verilog HDL模塊的種類和描述
5.9 Verilog HDL仿真語句
5.9.1 Verilog HDL仿真語句介紹
5.9.2 Verilog HDL仿真語句應用舉例
5.10 常用數字電路的Verilog HDL系統設計
5.10.1 組合邏輯門電路系統設計
5.10.2 時序電路系統設計
習題
第6章 數字集成軟件Quartus Ⅱ及其應用
6.1 Quartus Ⅱ簡介
6.2 Quartus Ⅱ的設計流程
6.3 Quartus Ⅱ的設計應用
6.4 時序分析
6.5 基於PowerPlay Power Analyzer Tool的功耗估算
6.6 調用帶參數的庫元件
6.7 SignalTap Ⅱ嵌入邏輯分析儀
6.7.1 SignalTap Ⅱ的使用
6.7.2 SignalTap Ⅱ的設計舉例
6.7.3 波形仿真
6.7.4 使用SignalTap Ⅱ嵌入式邏輯分析儀進行實時測試
習題
第7章 仿真軟件ModelSim及其應用
7.1 ModelSim簡介
7.2 ModelSim的特點
7.3 ModelSim仿真流程
7.4 ModelSim交互命令方式介紹
7.5 ModelSim批處理仿真文件和工作方式
7.6 ModelSim的Verilog HDL測試平臺設計
7.7 ModelSim仿真設計舉例
7.7.1 4位加法器的ModelSim仿真設計
7.7.2 十進制計數器的ModelSim功能仿真設計
7.7.3 十進制計數器的ModelSim時序仿真設計
習題
第8章 綜合軟件Synplify Pro及其應用
8.1 Synplify Pro簡介
8.2 Synplify Pro的特點
8.3 Synplify Pro綜合設計
8.4 十進制計數器的Synplify Pro綜合設計應用舉例
8.4.1 十進制計數器前端設計
8.4.2 十進制計數器的Synplify Pro綜合設計
8.4.3 十進制計數器后端設計
習題
第9章 EDA技術綜合設計應用
9.1 Muhisim8設計仿真應用實例
9.1.1 模擬/數字混合電路系統設計仿真實例
9.1.2 高頻電子電路設計仿真實例
9.2 基於多種EDA軟件的數字電路系統設計實例
9.2.1 模60計數器
9.2.2 交通燈控制器
9.2.3 UART數據接收發送器
9.2.4 FIFO數據緩存器
9.2.5 可編程並行接口8255芯片
習題
附錄
附錄A 基於PSpice的仿真分析實驗
附錄B 基於Multisim8的設計仿真實驗
附錄C 基於Quartus Ⅱ的設計實驗
附錄D 基於ModelSim和Synplify Pro的設計參考實驗
附錄E Trex-C1 FPGA開發板引腳表
參考文獻
第1章 EDA技術
1.1 EDA技術簡介
1.1.1 EDA技術的起源
1.1.2 EDA技術的發展趨勢及特點
1.2 常用EDA軟件介紹
1.2.1 EDA軟件的分類
1.2.2 EDA軟件的發展趨勢
1.3 EDA工程的設計流程
1.4 EDA工程的設計方法
習題
第2章 電路設計仿真軟件PSpice及其應用
2.1 PSpice簡介
2.2 PSpice的有關要求和規定
2.3 PSpice中電路的描述
2.4 PSpice的主要分析仿真功能
2.5 PSpice 9.1仿真平臺操作及使用介紹
2.6 PSpice 9.1應用設計舉例
2.7 OrCAD Capture仿真平臺使用介紹
2.7.1 OrCAD PSpice繪制電路原理圖
2.7.2 OrCAD PSpice電路設計
2.8 OrCAD Capture仿真設計舉例
2.8.1 直流掃描分析的應用
2.8.2 BJT單管共射放大電路設計
2.8.3 CMOS單級放大電路
2.8.4 PSpice的兩級放大電路放大器分析
2.8.5 數字電路仿真分析
習題
第3章 電路設計仿真軟件Multisim8
3.1 Multisim8的特點
3.2 Multisim8的基本功能
3.3 Multisim8用戶界面及操作
3.3.1 Muhisim8的主窗口界面
3.3.2 主菜單欄
3.3.3 工具欄
3.4 Multisim8的元器件與元器件庫
3.5 Multisim8的虛擬儀器及其使用
3.6 電路的仿真與分析
3.6.1 Muhisim8界面的設置
3.6.2 創建應用電路
3.6.3 電路仿真
3.6.4 電路基本分析方法
3.7 仿真電路的后處理
3.7.1 電路的統計信息報告
3.7.2 導入／導出仿真電路的信息
3.7.3 后處理器
3.8 Multisim8設計仿真實例
3.8.1 電路原理驗證仿真實例
3.8.2 模擬電子電路驗證仿真實例
3.8.3 數字電子電路驗證仿真實例
習題
第4章 可編程邏輯器件
4.1 PLD簡介
4.1.1 PLD的發展
4.1.2 PLD的基本結構和特點
4.2 PLD的編程原理和方式
4.2.1 PLD的編程原理
4.2.2 PLD的編程方式
4.3 PLD的分類
4.3.1 根據“與”陣列和“或”陣列是否可編程分類
4.3.2 根據性能分類
4.4 CPLD和FPGA
4 4 1 CPLD
4.4.2 FPGA
4.4.3 CPLD和FPGA的差別與特點
4.5 Ahera公司的PLD
4.5.1 Ahera公司的CPLD
4.5.2 Ahera公司的FPGA
習題
第5章 硬件描述語言Verilog HDL
5.1 Verilog HDL簡介
5.2 Verilog HDL的特點
5.3 Verilog HDL重要的功能和概念
5.4 Verilog HDL的語法規定與常規要素
5.5 Verilog HDL代碼的基本結構
5.6 Verilog HDL的結構說明語句
5.7 Verilog HDL語句的順序執行與並行執行
5.8 Verilog HDL模塊的種類和描述
5.9 Verilog HDL仿真語句
5.9.1 Verilog HDL仿真語句介紹
5.9.2 Verilog HDL仿真語句應用舉例
5.10 常用數字電路的Verilog HDL系統設計
5.10.1 組合邏輯門電路系統設計
5.10.2 時序電路系統設計
習題
第6章 數字集成軟件Quartus Ⅱ及其應用
6.1 Quartus Ⅱ簡介
6.2 Quartus Ⅱ的設計流程
6.3 Quartus Ⅱ的設計應用
6.4 時序分析
6.5 基於PowerPlay Power Analyzer Tool的功耗估算
6.6 調用帶參數的庫元件
6.7 SignalTap Ⅱ嵌入邏輯分析儀
6.7.1 SignalTap Ⅱ的使用
6.7.2 SignalTap Ⅱ的設計舉例
6.7.3 波形仿真
6.7.4 使用SignalTap Ⅱ嵌入式邏輯分析儀進行實時測試
習題
第7章 仿真軟件ModelSim及其應用
7.1 ModelSim簡介
7.2 ModelSim的特點
7.3 ModelSim仿真流程
7.4 ModelSim交互命令方式介紹
7.5 ModelSim批處理仿真文件和工作方式
7.6 ModelSim的Verilog HDL測試平臺設計
7.7 ModelSim仿真設計舉例
7.7.1 4位加法器的ModelSim仿真設計
7.7.2 十進制計數器的ModelSim功能仿真設計
7.7.3 十進制計數器的ModelSim時序仿真設計
習題
第8章 綜合軟件Synplify Pro及其應用
8.1 Synplify Pro簡介
8.2 Synplify Pro的特點
8.3 Synplify Pro綜合設計
8.4 十進制計數器的Synplify Pro綜合設計應用舉例
8.4.1 十進制計數器前端設計
8.4.2 十進制計數器的Synplify Pro綜合設計
8.4.3 十進制計數器后端設計
習題
第9章 EDA技術綜合設計應用
9.1 Muhisim8設計仿真應用實例
9.1.1 模擬/數字混合電路系統設計仿真實例
9.1.2 高頻電子電路設計仿真實例
9.2 基於多種EDA軟件的數字電路系統設計實例
9.2.1 模60計數器
9.2.2 交通燈控制器
9.2.3 UART數據接收發送器
9.2.4 FIFO數據緩存器
9.2.5 可編程並行接口8255芯片
習題
附錄
附錄A 基於PSpice的仿真分析實驗
附錄B 基於Multisim8的設計仿真實驗
附錄C 基於Quartus Ⅱ的設計實驗
附錄D 基於ModelSim和Synplify Pro的設計參考實驗
附錄E Trex-C1 FPGA開發板引腳表
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。