基於FPGA&CPLD的數字IC設計方法(簡體書)

本書主要介紹基于FPGA & CPLD的數字IC設計方法。書中回顧了可編程邏輯器件的發展歷史，詳細介紹了CPLD和FPGA的結構及其特點。重點是講授設計電路或數字系統時所應采用的正確方法，詳細列舉了在設計的初始階段所應做的各種準備工作；在設計進程中所采取的步驟和應遵循的原則以及在設計完成之后如何進行仿真和檢驗。書中還介紹了目前較流行的EDA工具，同時對可編程邏輯器件的發展趨勢也進行了預測。本書適合從事數字集成電路設計的工程師們以及大專院校電子類各專業的高年級在校生和研究生閱讀。對于那些從事電子工程項目的領導者、項目經理以及從事電子產品市場開拓的營銷人員來說，本書也是一本合適的參考書。

第1章 歷史回顧： 可編程邏輯集成電路到專用集成電路ASIC 本章目標 1.1 可編程只讀存儲器(PROM) 1.2 可編程邏輯陣列(PLA) 1.3 可編程陣列邏輯(PAL) 1.4 掩膜門陣列ASIC 1.5 CPLD和FPGA 1.6 小結練習第2章 復雜可編程邏輯器件（CPLD）本章目標 2.1 CPLD體系結構 2.2 功能模塊 2.3 I/O模塊 2.4 時鐘驅動器 2.5 內部互連 2.6 CPLD技術和可編程單元 2.7 嵌入式器件 2.8 小結： 選擇CPLD的準則練習第3章 現場可編程門陣列（FPGA）本章目標 3.1 FPGA體系結構 3.2 可配置邏輯模塊 3.3 可配置I/O模塊 3.4 嵌入式器件 3.5 可編程互連 3.6 時鐘電路 3.7 SRAM編程與反熔絲編程的對比 3.8 仿真和ASIC原型 3.9 小結練習第4章 可編程器件的通用設計方法論（UDMPD）本章目標 4.1 什么是UDM和UDMPD? 4.2 寫出一份設計規范 4.3 設計規范的評估 4.4 選擇器件和工具 4.5 設計 4.6 檢驗 4.7 最終評估 4.8 系統集成與測試 4.9 產品運輸 4.10 小結練習第5章 設計技術、規則和指導方針本章目標 5.1 硬件描述語言 5.2 自上而下的設計方法 5.3 同步設計 5.4 懸浮節點 5.5 總線爭搶 5.6 每個狀態一個觸發器編碼 5.7 設計測試（DFT） 5.8 測試備用邏輯 5.9 初始化狀態機 5.10 可觀測的節點 5.11 掃描技術 5.12 芯片內裝自測試（BIST） 5.13 特征分析 5.14 小結練習第6章 檢驗本章目標 6.1 什么是檢驗？ 6.2 仿真 6.3 靜態定時分析 6.4 聲明語言 6.5 整體檢驗 6.6 小結練習第7章 電子設計自動化工具本章目標 7.1 仿真軟件 7.2 測試平臺發生器 7.3 現場工具 7.4 綜合軟件 7.5 自動測試比特位模型的產生（ATPG） 7.6 掃描插入軟件 7.7 芯片內裝自測試（BIST）發生器 7.8 靜態定時分析軟件 7.9 整體檢驗軟件 7.10 布局和布線軟件 7.11 編程工具 7.12 小結練習第8章 現在與未來本章目標 8.1 內核 8.2 特殊的I/O驅動器 8.3 新型結構 8.4 具有嵌入式FPGA單元的ASIC 8.5 小結附錄A 答案第1章，歷史回顧： 可編程邏輯集成電路到專用集成電路ASIC 第2章，復雜可編程邏輯器件(CPLD) 第3章，現場可編程門陣列(FPGA) 第4章，可編程器件的通用設計方法論（UDMPD）第5章，設計技術、規則和指導方針第6章，檢驗第7章，電子設計自動化工具附錄B 第5章中各電路原理圖的Verilog源程序代碼術語表參考文獻作者簡介

第1章 歷史回顧： 可編程邏輯集成電路到專用集成電路ASIC
本章目標
1.1 可編程只讀存儲器(PROM)
1.2 可編程邏輯陣列(PLA)
1.3 可編程陣列邏輯(PAL)
1.4 掩膜門陣列ASIC
1.5 CPLD和FPGA
1.6 小結
練習
第2章 復雜可編程邏輯器件（CPLD）
本章目標
2.1 CPLD體系結構
2.2 功能模塊
2.3 I/O模塊
2.4 時鐘驅動器
2.5 內部互連
2.6 CPLD技術和可編程單元
2.7 嵌入式器件
2.8 小結： 選擇CPLD的準則
練習
第3章 現場可編程門陣列（FPGA）
本章目標
3.1 FPGA體系結構
3.2 可配置邏輯模塊
3.3 可配置I/O模塊
3.4 嵌入式器件
3.5 可編程互連
3.6 時鐘電路
3.7 SRAM編程與反熔絲編程的對比
3.8 仿真和ASIC原型
3.9 小結
練習
第4章 可編程器件的通用設計方法論（UDMPD）
本章目標
4.1 什么是UDM和UDMPD?
4.2 寫出一份設計規范
4.3 設計規范的評估
4.4 選擇器件和工具
4.5 設計
4.6 檢驗
4.7 最終評估
4.8 系統集成與測試
4.9 產品運輸
4.10 小結
練習
第5章 設計技術、規則和指導方針
本章目標
5.1 硬件描述語言
5.2 自上而下的設計方法
5.3 同步設計
5.4 懸浮節點
5.5 總線爭搶
5.6 每個狀態一個觸發器編碼
5.7 設計測試（DFT）
5.8 測試備用邏輯
5.9 初始化狀態機
5.10 可觀測的節點
5.11 掃描技術
5.12 芯片內裝自測試（BIST）
5.13 特征分析
5.14 小結
練習
第6章 檢驗
本章目標
6.1 什么是檢驗？
6.2 仿真
6.3 靜態定時分析
6.4 聲明語言
6.5 整體檢驗
6.6 小結
練習
第7章 電子設計自動化工具
本章目標
7.1 仿真軟件
7.2 測試平臺發生器
7.3 現場工具
7.4 綜合軟件
7.5 自動測試比特位模型的產生（ATPG）
7.6 掃描插入軟件
7.7 芯片內裝自測試（BIST）發生器
7.8 靜態定時分析軟件
7.9 整體檢驗軟件
7.10 布局和布線軟件
7.11 編程工具
7.12 小結
練習
第8章 現在與未來
本章目標
8.1 內核
8.2 特殊的I/O驅動器
8.3 新型結構
8.4 具有嵌入式FPGA單元的ASIC
8.5 小結
附錄A 答案
第1章，歷史回顧： 可編程邏輯集成電路到專用集成電路ASIC
第2章，復雜可編程邏輯器件(CPLD)
第3章，現場可編程門陣列(FPGA)
第4章，可編程器件的通用設計方法論（UDMPD）
第5章，設計技術、規則和指導方針
第6章，檢驗
第7章，電子設計自動化工具
附錄B 第5章中各電路原理圖的Verilog源程序代碼
術語表
參考文獻
作者簡介