相關商品
商品簡介
作者簡介
目次
商品簡介
本書由日本可重構領域專家團隊撰寫，是一本講解FPGA原理的書。前5章從FPGA的相關概念入手，簡明又嚴謹地闡述了FPGA硬件構成和CAD工具的內部原理等理論基礎，有助於讀者快速入門，也有助於讀者瞭解如何優化自己的電路代碼，獲得更高的性能。第6章分析了FPGA的優勢，系統地介紹適用于FPGA開發的“硬件算法”，有助於讀者利用FPGA更高效、更有針對性地解決問題。第7章和第8章則講解了FPGA的技術動態和應用案例。
作者簡介
天野英晴 （主編）
1986年于日本慶應義塾大學獲得博士學位。現任日本慶應義塾大學教授。主要從事高性能計算和可重構系統研究。日本可重構系統研究會發起人，國際學會“高效加速器及可重構技術”（HEART）創立者之一。
末吉敏則 飯田全廣 柴田裕一郎 尼崎太樹 密山幸男 泉知論 中原啟貴 佐野健太郎 長名保範 丸山勉 山口佳樹 張山昌論 本村真人 渡邊實 （執筆人）
趙謙（譯者）
2014年于日本熊本大學獲得博士學位。現任日本九州工業大學助理教授。主要從事可重構系統的架構、設計方法及應用研究。
1986年于日本慶應義塾大學獲得博士學位。現任日本慶應義塾大學教授。主要從事高性能計算和可重構系統研究。日本可重構系統研究會發起人，國際學會“高效加速器及可重構技術”（HEART）創立者之一。
末吉敏則 飯田全廣 柴田裕一郎 尼崎太樹 密山幸男 泉知論 中原啟貴 佐野健太郎 長名保範 丸山勉 山口佳樹 張山昌論 本村真人 渡邊實 （執筆人）
趙謙（譯者）
2014年于日本熊本大學獲得博士學位。現任日本九州工業大學助理教授。主要從事可重構系統的架構、設計方法及應用研究。
目次
第 1章 理解FPGA所需的基礎知識
1.1 邏輯電路基礎 1
1.2 同步電路設計 6
1.3 FPGA的定位和曆 11
1.4 FPGA專業術語 27
參考文獻 33
第 2 章 FPGA的概要
2.1 FPGA的構成要素 36
2.2 可編程技術 38
2.3 FPGA的邏輯實現 47
參考文獻 59
第3 章 FPGA的結構
3.1 邏輯塊的結構 61
3.2 邏輯簇 66
3.3 自適應查找表 67
3.4 佈線線段 71
3.5 開關塊 77
3.6 連接塊 80
3.7 I/O塊 81
3.8 DSP塊 85
3.9 硬宏 88
3.10 嵌入式存儲器 89
3.11 配置鏈 92
3.12 PLL和DLL 94
3.13 典型的PLL塊 95
3.14 PLL塊的自由度和限制 96
參考文獻 98
第4 章 設計流程和工具
4.1 設計流程 105
4.2 基於HDL的設計流程 106
4.3 HLS設計 116
4.4 基於IP的設計方法 126
4.5 包含處理器的設計 128
參考文獻 132
第5 章 設計原理
5.1 FPGA設計流程 134
5.2 工藝映射 135
5.3 邏輯打包 139
5.4 佈局佈線 144
5.5 低功耗設計工具 149
參考文獻 153
第6 章 硬件算法
6.1 流水線結構 156
6.2 並行計算和Flynn分類 160
6.3 脈動算法 162
6.4 數據流機 169
6.5 流處理 177
6.6 細胞自動機 182
6.7 硬件排序算法 184
6.8 模式匹配 185
參考文獻 194
第7 章 PLD/FPGA應用案例
7.1 可編程邏輯器件的現在和未來 198
7.2 超級計算機：大規模系統中的PLD/FPGA 199
7.3 網絡通信領域：實現高速、高帶寬通信的PLD/FPGA 204
7.4 大數據處理：Web搜索 212
7.5 基因科學：短序列拼接 214
7.6 金融市場：FPGA創造巨大財富 216
7.7 人工智能：在FPGA上實現深度學習之後 220
7.8 圖像處理：搜索太空垃圾 223
參考文獻 225
第8 章 新器件與新架構
8.1 粗粒度可重構架構 237
8.2 動態重配置架構 239
8.3 異步FPGA 244
8.4 FPGA系統的低功耗化技術 251
8.5 3D-FPGA 257
8.6 高速串行I/O 259
8.7 光可編程架構 263
參考文獻 266
1.1 邏輯電路基礎 1
1.2 同步電路設計 6
1.3 FPGA的定位和曆 11
1.4 FPGA專業術語 27
參考文獻 33
第 2 章 FPGA的概要
2.1 FPGA的構成要素 36
2.2 可編程技術 38
2.3 FPGA的邏輯實現 47
參考文獻 59
第3 章 FPGA的結構
3.1 邏輯塊的結構 61
3.2 邏輯簇 66
3.3 自適應查找表 67
3.4 佈線線段 71
3.5 開關塊 77
3.6 連接塊 80
3.7 I/O塊 81
3.8 DSP塊 85
3.9 硬宏 88
3.10 嵌入式存儲器 89
3.11 配置鏈 92
3.12 PLL和DLL 94
3.13 典型的PLL塊 95
3.14 PLL塊的自由度和限制 96
參考文獻 98
第4 章 設計流程和工具
4.1 設計流程 105
4.2 基於HDL的設計流程 106
4.3 HLS設計 116
4.4 基於IP的設計方法 126
4.5 包含處理器的設計 128
參考文獻 132
第5 章 設計原理
5.1 FPGA設計流程 134
5.2 工藝映射 135
5.3 邏輯打包 139
5.4 佈局佈線 144
5.5 低功耗設計工具 149
參考文獻 153
第6 章 硬件算法
6.1 流水線結構 156
6.2 並行計算和Flynn分類 160
6.3 脈動算法 162
6.4 數據流機 169
6.5 流處理 177
6.6 細胞自動機 182
6.7 硬件排序算法 184
6.8 模式匹配 185
參考文獻 194
第7 章 PLD/FPGA應用案例
7.1 可編程邏輯器件的現在和未來 198
7.2 超級計算機：大規模系統中的PLD/FPGA 199
7.3 網絡通信領域：實現高速、高帶寬通信的PLD/FPGA 204
7.4 大數據處理：Web搜索 212
7.5 基因科學：短序列拼接 214
7.6 金融市場：FPGA創造巨大財富 216
7.7 人工智能：在FPGA上實現深度學習之後 220
7.8 圖像處理：搜索太空垃圾 223
參考文獻 225
第8 章 新器件與新架構
8.1 粗粒度可重構架構 237
8.2 動態重配置架構 239
8.3 異步FPGA 244
8.4 FPGA系統的低功耗化技術 251
8.5 3D-FPGA 257
8.6 高速串行I/O 259
8.7 光可編程架構 263
參考文獻 266
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。