《FPGA/ASIC高性能數字系統設計》是高，性能數字集成系統設計的基礎教材，作者從硬件描述語言VerilogHDL描述入手，重點闡述了高性能集成化數字電路的電路結構，面積優化、時序優化、速度優化、功耗優化和可重構設計等問題。《FPGA/ASIC高性能數字系統設計》還給出了復雜數字系統的兩種實現方案FPGAASlC的具體實現方案。全書共分11章，主要包含復雜數字系統設計問題前瞧、Verilog H
本書從實驗、實踐、實用的角度出發，通過豐富的範例講述基於Quartus II 9.0軟件進行FPGA/CPLD應用產品的開發和應用。全書共6章，主要講述了編程基礎知識、簡單邏輯門電路的設計、常用邏輯門電路的設計、時序電路的設計，以及實際系統的應用及開發過程。本書是結合作者豐富的教學與實踐經驗編寫而成的，語言簡潔、結構清晰，內容由淺入深。書中的範例具有很強的實用性，并且均通過了軟、硬件調試與仿真驗證
本書譯自加拿大Vaughn Betz等所著的《Architecture and CAD for Deepsubmicron FPGAs》，該書是FPGA硬件結構設計和軟件算法開發的經典之作。書中詳細論述了在高性能FPGA結構設計和CAD軟件開發中的要點，著重探討了對深亞微米FPGA至關重要的技術和學術問題。本書不討論如何使用商用的FPGA器件，而是側重于自主研究設計FPGA芯片結構和軟件算法。通過
