FPGA/CPLD系統設計與應用案例（簡體書）

本書從數字電子技術入手，系統講解了組合邏輯電路及時序邏輯電路的基本知識以及常用邏輯電路運用和設計。在此基礎上以Altera公司的可編程邏輯器件、MAX+plus Ⅱ開發工具為平臺講解了可編程邏輯器件的應用設計方法，最后通過EDA工程實例將數字電子技術與EDA有機結合，講解了常用邏輯電路在可編程邏輯器件上的實現。
本書共分為四大部分：數字電子技術（邏輯代數、組合邏輯電路、時序邏輯電路）、可編程邏輯器件及開發工具（可編程邏輯器件、MAX+plusⅡ概述、原理圖輸入法設計、設計項目編譯、電路仿真與時序分析、其他輸入設計法和器件編程）、硬件描述語言VHDL和EDA工程實例。
本書可供計算機、電子信息、自動化等專業的高校師生學習、參考，對電子工程技術人員也有實用價值。

前言
第一章　邏輯代數基礎
第一節　數制與編碼
一、數制
二、數制轉換
三、二進制的算術運算
四、常用編碼
第二節　邏輯運算
一、邏輯代數的基本運算
二、邏輯代數的復合運算
第三節　邏輯函數
一、邏輯函數的表示方法
二、邏輯函數表示方法的相互轉換
　第四節　邏輯代數的公理、基本定律、運算規則
一、邏輯代數的公理
二、邏輯代數的基本定律
三、邏輯代數的運算規則
第五節　邏輯函數的化簡
一、公式化簡法
二、卡諾圖化簡法
第二章　組合邏輯電路
第一節　邏輯門電路
一、邏輯門電路概述
二、分立元器件門電路
三、數字集成電路
　第二節　組合邏輯電路分析
一、組合邏輯電路的分析步驟
二、組合邏輯電路的分析舉例
　第三節　組合邏輯電路設計
一、組合邏輯電路設計步驟
二、組合邏輯電路設計舉例
　第四節　加法器
一、半加器設計
二、全加器設計
三、集成加法器
四、全加器應用
　第五節　編碼器
一、普通編碼器
二、二一十進制編碼器
三、優先編碼器
　第六節　譯碼器
一、譯碼器設計
二、集成譯碼器
三、數字顯示譯碼驅動電路
　第七節　數據選擇器和數值比較器
一、數據選擇器
二、數值比較器（Comparator)
第三章　時序邏輯電路
　第一節　觸發器
一、觸發器的分類、特點及描述方法
二、基本RS觸發器
三、同步RS觸發器
四、邊沿觸發器
第四章　可編程邏輯器件
第五章　MAX+plusIl概述
第六章　原理圖輸入法設計
第七章　設計項目編譯
第八章　電路仿真與時序分析
第九章　其他輸入設計法
第十章　器件編程
第十一章　硬件描述語言VHDL語言
第十二章　FPGA/CPLD綜合設計實例