專用集成電路設計實用教程（簡體書）

在現代的IC設計中，工程師們廣泛地使用數字電路的邏輯綜合技術。工程師們使用RTL代碼和IP描述設計的功能，進行高級設計，用綜合工具對設計進行編輯和優化，以實現滿足設計目標的電路。根據多年為客戶進行技術訓練，技術支持和IC設計的經驗，筆者編寫了本書。書中主要介紹了IC設計的基本概念，設計流程和設計方法，并就工程師們在設計中常見的問題，提供了解決方法。本書的特點是實用性強。
全書共九章，第一章概述IC設計的趨勢和流程；第二章介紹用RTL代碼進行電路的高級設計和數字電路的邏輯綜合；第三章陳述了IC系統的層次化設計和模塊劃分；第四章詳細地說明如何設置電路的設計目標和約束；第五章介紹綜合庫和靜態時序分析；第六章深入地闡述了電路優化和優化策略；第七章陳述物理綜合和簡介邏輯綜合的拓撲技術；第八章介紹可測性設計；第九章介紹低功耗設計和分析。
本書的主要對象是IC設計工程師，幫助他們解決IC設計和綜合過程中遇到的實際問題。也可作為高等院校相關專業的高年級學生和研究生的參考書。

第一章 集成電路設計概念
1.1 摩爾定律
1.2 集成電路系統的組成
1.3 集成電路的設計流程
第二章 數字電路的高級設計和邏輯綜合
2.1 RTL硬件描述語言設計
2.2 邏輯綜合（Logic Synthesis）
第三章 系統的層次化設計和模塊劃分
3.1 設計組成及DC-Tcl
3.2 層次（Hierarchy）結構和模塊劃分（Partition）及修改
第四章 電路的設計目標和約束
4.1 設計的時序約束
4.2 復雜時序約束
4.3 面積約束
第五章 綜合庫和靜態時序分析
5.1 綜合庫和設計規則
5.2 靜態時序分析
第六章 電路優化和優化策略
6.1 電路優化
6.2 優化策略
6.3 網表的生成格式及后處理
第七章 物理綜合
7.1 邏輯綜合（Logic Synthesis）遇到的問題
7.2 物理綜合（Physical Synthesis）的基本流程
7.3 邏輯綜合的拓撲技術（Topographical Technology）
第八章 可測試性設計
8.1 生產測試簡介
8.2 可測試設計
8.3 測試協議（D algorithm）
8.4 測試的設計規則
8.5 門級網表可測試問題的自動修正
8.6 掃描鏈的插入
8.7 可測試設計的輸出和流程
8.8 自適應性掃描壓縮技術
第九章 低功耗設計和分析
9.1 工藝庫的功耗模型
9.2 功耗的分析
9.3 低功耗電路的設計和優化
附錄