系統芯片(SOC)設計原理（簡體書）

本書為普通高等教育“十一五”國家級規劃教材。
系統集成芯片（system on chip，簡稱SOC）是微電子技術發展的一個新的里程碑。本書介紹在EDA工具的平臺上，進行以系統級設計為核心的系統芯片的設計方法。本書從基本單元電路設計出發，以VHDL語言為基本設計手段，討論了各種典型的數字集成系統的設計，以及系統芯片實現的兩種基本途徑：即半定制的高密度可編程邏輯器件（HDPLD）的實現和全定制的專用集成電路（ASIC）的實現。
本書主要內容包括集成電路工藝及版圖基礎、MOS數字電路、硬件描述語言VHDL、基本數字邏輯單元的設計、系統集成芯片（SOC）的層次結構設計、可編程邏輯器件、專用集成電路設計及可測試結構設計，書后附錄是VHDL標準包集合文件的內容。全書語言順暢，循序漸進地講解了SOC的各方面內容，每章背後還附有習題，供課後練習。
本書配有免費電子課件，歡迎選用本書作教材的老師索取，電子郵箱：wbj@mail.gov.cn
本書可作為高等院校電子類高年級本科生與研究生的教材，也可作為相關領域工程技術人員的參考資料。

序
前言
第1章 緒論
1.1 系統芯片是微電子技術發展的必然
1.2 電子設計自動化技術和硬件描述語言
1.2.1 電子設計自動化技術發展概述
1.2.2 Top.Down設計方法
1.2.3 硬件描述語言
第2章 CMOS數字集成電路
2.1 引言
2.2 集成電路的主要生產工藝
2.2.1 晶片準備
2.2.2 制版
2.2.3 光刻
2.2.4 氧化
2.2.5 淀積
2.2.6 腐蝕
2.2.7 擴散
2.2.8 導體和電阻
2.3 CMOS反相器及其版圖
2.3.1 MOS晶體管及其版圖
2.3.2 CMOS反相器的結構及其版圖
2.4 設計規則與工藝參數
2.4.1 設計規則的內容與作用
2.4.2 幾何規則
2.4.3 電學規則
2.5 CMOS數字電路的特徵
2.5.1 標準邏輯電平
2.5.2 邏輯扇出特性
2.5.3 容性負載及其影響
2.5.4 CMOS電路的噪聲容限
2.6 CMOS邏輯門
2.6.1 CMOS或非門
2.6.2 CMOS與非門
2.6.3 多輸入CMOS邏輯門
2.7 NMOS傳輸晶體管與CMOS傳輸門
2.7.1 NMOS傳輸晶體管
2.7.2 CMOS傳輸門
習題
第3章 硬件描述語言VHDL
3.1 引言
3.2 vHDL的基礎知識
3.2.1 vHDL程序的結構
3.2.2 VHDL.常用資源庫中的程序包
3.2.3 VHDL的詞法單元
3.2.4 數據對象和類型
3.2.5 表達式與運算符
3.3 VHDL結構體的描述方式
3.3.1 結構體的行為描述
3.3.2 結構體的RTL描述
3.3.3 結構體的結構化描述
3.4 結構體的子結構形式
3.4.1 進程
3.4.2 復雜結構體的多進程組織方法
3.4.3 塊
3.4.4 子程序
3.5 順序語句和并發語句
3.5.1 順序語句
3.5.2 并發語句
3.6 VHDL中的信號和信號處理
3.6.1 信號的驅動源
3.6.2 信號的延遲
3.6.3 仿真周期和信號的8延遲
3.6.4 信號的屬性函數
3.6.5 帶屬性函數的信號
3.7 VHDL的其他語句
3.7.1 ATTRIBUTE描述與定義語句
3.7.2 ASSERT語句
3.7.3 TEXTIO
……
第4章 基本數字邏輯單元的設計
第5章 數字系統的層次結構設計
第6章 SOC的體系結構
第7章 可編程邏輯器件
第8章 可編程系統芯片
第9章 專用集成電路設計
第10章 可測試性結構設計
附錄
參考文獻