計算機組成原理與接口技術：基於MIPS架構實驗教程(第2版)（簡體書）

本書配合《計算機組成原理與接口技術――基於MIPS架構》一書而編寫，特點是以實驗為主，在簡要介紹基本原理的基礎上，詳細地闡述了各個實驗設計、實現等具體過程。本書實驗內容分為三部分：MIPS匯編程序設計、基於FPGA的原型計算機系統設計以及基於IP核的嵌入式計算機系統設計。本書介紹了MIPS模擬器QtSpim、Mars，Xilinx FPGA開發套件Vivado、SDK等開發工具的使用，並通過一個個具體實驗案例，幫助讀者在掌握基本原理的基礎上，動手實踐計算機軟硬件接口技術。同時，本書還在各類實驗案例基礎上設置了不同難易程度的實驗任務及思考題，可以滿足不同層次的學習需求。

左冬紅，博士，華中科技大學湖北省智能互聯網技術重點實驗室現代網絡通信技術研究室教師。主要研究領域為無線網絡技術、流媒體分發技術、嵌入式家庭媒體網關設備等。歷年承擔“微機原理與接口技術”、“數字電子技術”等課程的教學工作，多次承擔華中科技大學“微機原理與接口技術”課程相關的教學改革研究項目，並於2013年承擔了湖北省教學改革研究項目――“微處理器與接口技術課程建設”。發表與微機原理及接口技術相關的教學改革研究論文多篇。

目錄



第1篇MIPS匯編程序設計

第1章QtSpim匯編程序開發環境

1.1QtSpim簡介

1.2QtSpim菜單欄簡介

1.2.1File菜單

1.2.2Simulator菜單

1.2.3其餘菜單

1.3QtSpim彙編、調試程序示例

1.3.1QtSpim用戶程序入口

1.3.2QtSpim彙編查錯

1.3.3QtSpim查看程序存儲映像

1.3.4QtSpim調試查錯

第2章MARS匯編程序開發環境

2.1MARS界面簡介

2.2MARS菜單欄簡介

2.2.1File菜單

2.2.2Run菜單

2.2.3Settings菜單

2.3MARS彙編、調試程序

2.3.1匯編語言源程序編輯

2.3.2彙編器

2.3.3查看程序存儲映像

2.3.4運行程序

第3章MIPS匯編語言

3.1MIPS匯編程序結構

3.2系統功能調用

3.3偽指令

3.4常用宏匯編指令

第4章MIPS匯編語言程序示例

4.1常用C語句彙編指令實現示例

4.1.1if語句

4.1.2while語句

4.1.3for語句

4.1.4switch語句

4.2子程序設計示例

4.2.1子程序結構

4.2.2遞歸子程序設計

4.3MIPS匯編語言程序設計實驗任務

4.4思考題

第2篇基於FPGA的原型計算機系統設計

第5章Vivado開發工具簡介

5.1FPGA設計流程簡介

5.2EDA工具Vivado簡介

第6章單週期類MIPS微處理器實驗

6.1簡單指令集MIPS微處理器設計

6.1.1MIPS微處理器數據通路

6.1.2MIPS微處理器控制器

6.2簡單指令集MIPS微處理器各模塊實現方案

6.2.1存儲器

6.2.2寄存器文件

6.2.3運算電路

6.2.4多路複用器

6.2.5位寬擴展

6.2.6控制器

6.3MIPS微處理器實驗實現過程示例

6.3.1實驗環境

6.3.2創建工程

6.3.3基於IP核新建存儲器模塊

6.3.4Verilog語言描述其餘模塊

6.3.5模塊功能仿真

6.3.6頂層模塊

6.3.7RTL分析

6.3.8引腳約束

6.3.9整體仿真

6.3.10MIPS微處理器綜合

6.3.11debug IP核插入

6.3.12MIPS微處理器實現

6.3.13下載編程及測試

6.4實驗任務

6.5思考題

第7章存儲器映像IO接口設計

7.1存儲器映像IO接口原理

7.2存儲器映像IO接口實現方案

7.3實驗示例

7.3.1實驗設備簡介

7.3.2新建項目並添加原有代碼

7.3.3新建IO接口模塊Verilog代碼

7.3.4IO接口模塊仿真

7.3.5IO接口模塊集成

7.3.6彙編源程序示例

7.3.7輸入/輸出設備引腳約束

7.3.8下載編程測試

7.4實驗任務

7.5思考題

第8章VGA接口設計

8.1VGA接口顯示原理

8.1.1VGA接口時序

8.1.2VGA顯示控制器

8.2VGA控制器實現

8.2.1顯示存儲器

8.2.2計數器

8.2.3控制邏輯

8.2.4顯示存儲器地址產生

8.2.5視頻數據複用器

8.2.6像素時鐘產生

8.3實驗示例

8.3.1實驗要求

8.3.2實驗板VGA接口簡介

8.3.3創建工程並添加已有設計代碼

8.3.4顯示存儲器模塊

8.3.5計數器模塊

8.3.6控制邏輯模塊

8.3.7顯示存儲器地址產生模塊

8.3.8VGA控制器模塊

8.3.9像素時鐘產生模塊

8.3.10修改IO接口模塊

8.3.11頂層模塊集成

8.3.12彙編控制程序

8.3.13整體功能仿真

8.3.14下載編程測試

8.4實驗任務

8.5思考題

第3篇基於IP核的嵌入式計算機系統軟硬件設計

第9章MicroBlaze嵌入式系統平臺

9.1MicroBlaze軟核微處理器

9.1.1MicroBlaze基本結構

9.1.2MicroBlaze中斷系統

9.1.3MicroBlaze總線結構

9.2standalone操作系統

第10章嵌入式最小系統建立流程

10.1嵌入式最小系統硬件構成

10.2最小系統硬件平臺搭建

10.3SDK Hello World程序設計

10.4下載編程測試

10.5實驗任務

10.6思考題

第11章C語言數據類型

11.1C語言常見數據類型

11.2實驗示例

11.2.1C語言數據類型測試工程

11.2.2C語言數據類型程序調試

11.3實驗任務

11.4思考題

第12章程序控制並行IO接口

12.1並行輸入/輸出設備

12.2GPIO IP核工作原理

12.3並行接口電路原理框圖

12.4GPIO IP核配置

12.4.1添加GPIO IP核

12.4.2GPIO IP核屬性配置

12.4.3並行外設GPIO IP核配置示例

12.4.4GPIO API函數簡介

12.5Xilinx C IO讀寫函數

12.6實驗示例

12.6.1實驗要求

12.6.2電路原理框圖

12.6.3硬件平臺搭建

12.6.4接口軟件開發

12.6.5IO讀寫函數程序代碼

12.6.6API函數程序代碼

12.6.7實驗現象

12.7實驗任務

12.8思考題

第13章中斷方式並行接口

13.1中斷系統相關IP核

13.1.1AXI INTC中斷控制器

13.1.2AXI Timer定時計數器

13.2中斷相關IP核配置

13.2.1中斷控制器配置

13.2.2GPIO IP核中斷配置

13.2.3定時計數器配置

13.3IP核API函數

13.3.1中斷控制器API函數

13.3.2定時計數器API函數

13.4中斷程序設計

13.4.1總中斷服務程序

13.4.2中斷程序構成

13.5實驗示例

13.5.1實驗要求

13.5.2硬件電路原理框圖

13.5.3硬件平臺建立

13.5.4軟件設計

13.5.5IO讀寫函數程序代碼

13.5.6API函數程序代碼

13.5.7實現現象

13.6實驗任務

13.7思考題

第14章並行存儲器接口

14.1並行RAM存儲芯片

14.1.1異步SRAM存儲芯片

14.1.2DDR2 SDRAM存儲芯片

14.2存儲器接口IP核

14.2.1AXI外部存儲控制器EMC

14.2.2存儲器接口生成器IP核MIG

14.3異步SRAM實驗示例

14.3.1實驗要求

14.3.2電路原理框圖

14.3.3硬件平臺搭建

14.3.4SRAM存儲器讀寫測試軟件

14.3.5實驗現象

14.3.6任意指定存儲單元讀寫程序設計

14.4DDR2 SDRAM實驗示例

14.4.1實驗要求

14.4.2電路原理框圖

14.4.3硬件平臺搭建

14.4.4DDR2 SDRAM存儲器讀寫測試軟件

14.4.5實驗現象

14.4.6任意指定存儲單元讀寫程序設計

14.5實驗任務

14.6思考題

第15章串行接口

15.1串行通信協議簡介

15.1.1UART串行通信協議

15.1.2SPI串行通信協議

15.1.3Quad SPI協議

15.2串行通信接口IP核原理

15.2.1Uartlite IP核

15.2.2Quad SPI IP核

15.3串行通信IP核配置

15.3.1Uartlite IP核配置

15.3.2Quad SPI IP核配置

15.4SPI接口外設

15.4.1DA模塊

15.4.2AD模塊

15.5IP核API函數

15.5.1Uartlite API函數

15.5.2Quad SPI API函數

15.6實驗示例

15.6.1UART通信

15.6.2SPI接口DA轉換

15.6.3SPI接口AD轉換

15.7實驗任務

15.8思考題

第16章DMA技術

16.1DMA控制器簡介

16.1.1CDMA IP核基本結構

16.1.2CDMA IP核寄存器

16.1.3CDMA IP核簡單DMA傳輸流程

16.2實驗示例

16.2.1實驗要求

16.2.2硬件電路原理框圖

16.2.3硬件平臺

16.2.4存儲器到存儲器DMA傳輸控制程序

16.2.5存儲器到IO接口數據傳輸控制程序

16.2.6IO接口到存儲器DMA數據傳輸控制程序

16.2.7實驗現象

16.3實驗任務

16.4思考題

第17章自定義AXI總線從設備接口IP核

17.1AXI總線從設備IP核創建流程和代碼框架

17.1.1AXI總線從設備IP核創建流程

17.1.2自定義IP核代碼框架

17.2自定義AXI總線簡單並行IO接口IP核實驗示例

17.2.1實驗要求

17.2.2並行接口IP核設計

17.2.3並行接口IP核測試嵌入式系統

17.3自定義AXI總線UART串行接口IP核實驗示例

17.3.1實驗要求

17.3.2實驗條件

17.3.3UART串行接口IP核設計

17.3.4UART IP核測試嵌入式系統

17.4自定義AXI總線語音輸入/輸出接口IP核實驗示例

17.4.1實驗要求

17.4.2實驗條件

17.4.3PDM語音輸入IP核設計

17.4.4PWM語音輸出IP核設計

17.4.5語音輸入/輸出IP核測試嵌入式系統

17.5實驗任務

17.6思考題

第18章VGA顯示接口

18.1VGA接口控制器TFT IP核

18.1.1工作原理

18.1.2TFT IP核配置

18.1.3TFT IP核API函數

18.2VGA接口嵌入式系統

18.3實驗示例

18.3.1實驗要求

18.3.2硬件平臺搭建

18.3.3IO讀寫函數輸出圖形程序示例

18.3.4API函數輸出字符程序示例

18.3.5IO讀寫函數輸出圖像程序示例

18.3.6實驗現象

18.4實驗任務

18.5思考題

第19章傳感器

19.1溫度傳感器ADT7420

19.1.1ADT7420結構

19.1.2ADT7420寄存器

19.1.3ADT7420寫入數據時序

19.1.4ADT7420讀取數據時序

19.1.5複位流程

19.1.6INT和CT輸出

19.2加速度傳感器ADXL362

19.2.1ADXL362基本結構

19.2.2ADXL362寄存器

19.2.3ADXL362 SPI接口命令

19.2.4配置流程

19.3AXI IIC IP核

19.3.1AXI IIC IP核基本結構

19.3.2AXI IIC IP核寄存器

19.3.3數據傳輸控制流程

19.4XADC IP核

19.4.1XADC IP核基本結構

19.4.2XADC IP核寄存器

19.4.3外部模擬信號輸入電路

19.5溫度和加速度測量實驗示例

19.5.1實驗要求

19.5.2電路原理框圖

19.5.3硬件平臺搭建

19.5.4IO讀寫函數溫度監測程序示例

19.5.5IO讀寫函數加速度監測程序示例

19.5.6實驗現象

19.6XADC 4路AD轉換實驗示例

19.6.1實驗要求

19.6.2電路原理框圖

19.6.3硬件平臺搭建

19.6.4API函數XADC控制程序示例

19.6.5實驗現象

19.7實驗任務

19.8思考題

附錄

附錄ANexys4 DDR實驗板簡介

A.1Nexys4 DDR實驗板整體佈局

A.2電源模塊

A.3FPGA編程模式

A.4存儲器

A.5100/10Mbps以太網接口

A.6USB轉UART接口

A.7USB HID host接口

A.8VGA接口

A.9基本IO接口

A.10PMOD接口

A.11Micro SD卡插槽

A.12溫度傳感器

A.13加速度傳感器

A.14數字語音輸入

A.15單聲道數字語音輸出

附錄BNexys4 DDR實驗板Vivado引腳約束文件

附錄CNexys4實驗板簡介

C.1Nexys4實驗板整體佈局

C.2Nexys4存儲器

附錄DNexys4實驗板Vivado引腳約束文件

附錄ENexys4和Nexys4 DDR實驗板描述文件安裝

附錄FNexys4 DDR實驗板外設接口電路原理圖

附錄GNexys4實驗板外設接口電路原理圖

附錄H以太網接口Echo Server工程示例

H.1搭建具有以太網的嵌入式系統硬件平臺

H.2TCP/IP Server例程

H.3實驗現象

附錄I實驗報告要求

附錄J實驗報告範例――MIPS匯編程序設計