TOP
0
0
魅麗。花火原創小說66折起
Verilog HDL數字系統設計原理與實踐(簡體書)
滿額折

Verilog HDL數字系統設計原理與實踐(簡體書)

人民幣定價:59.8 元
定  價:NT$ 359 元
優惠價:87312
領券後再享89折
無庫存,下單後進貨(採購期約45個工作天)
可得紅利積點:9 點
相關商品
商品簡介

商品簡介

《Verilog HDL數字系統設計原理與實踐》從應用角度出發,詳細介紹了利用硬件描述語言進行數字電路設計的基本原理、基本概念和設計方法,包括VerilogHDL語法基礎、組合邏輯電路、規則時序邏輯電路、有限狀態機及數據通道設計,靜態時序分析及跨時鐘域數據傳輸的基本概念、設計方法及應用。全書通過大量、完整、規範的設計實例演示各類數字電路的設計過程和描述方法。每章配有習題,以指導讀者深入地進行學習。本書既可以作為電子科學與技術、集成電路設計相關專業本科、研究生數字集成電路前端設計教材,也可作為電子信息、電氣工程和自動化相關專業FPGA應用設計課程教材使用。

您曾經瀏覽過的商品

購物須知

大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。

特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。

無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

優惠價:87 312
無庫存,下單後進貨
(採購期約45個工作天)

暢銷榜

客服中心

收藏

會員專區