Xilinx FPGA原理與實踐―基於Vivado和Verilog HDL（簡體書）

本書以目前流行的Xilinx7系列FPGA的開發為主線，全面講解FPGA的原理及電路設計、VerilogHDL語言及Vivado的應用，並循序漸進地從組合邏輯和時序邏輯的開發開始，深入到FPGA的基礎應用、綜合應用和進階應用。本書具有理論和實踐緊密結合的特點，在內容的設計上既重視學生對基礎理論知識的認知過程，又通過由易到難的19個實踐逐步提高理論知識及培養開發能力，為學生提高FPGA設計開發能力及提高知識應用素質提供平臺與指導。通過本書的學習和實踐，學生能夠達到初級FPGA開發工程技術人員的水平。

前　言
第1 章　FPGA基礎及電路設計 1
　１. １　ＦＰＧＡ 基礎及７ 系列ＦＰＧＡ 基本原理 １
１. １. １　ＦＰＧＡ 概述 １
１. １. ２　ＦＰＧＡ 基本邏輯結構 ２
１. １. ３　７ 系列ＦＰＧＡ ＣＬＢ ４
１. １. ４　７ 系列ＦＰＧＡ 的ＩＯＢ ８
１. １. ５　７ 系列ＦＰＧＡ 及７ａ３５ｔｆｔｇ２５６￣１ 特性 ９
　１. ２　ＦＰＧＡ 電路設計 １１
１. ２. １　ＦＰＧＡ 的ＢＡＮＫ 電路 １１
１. ２. ２　ＬＥＤ 驅動電路 １３
１. ２. ３　撥碼開關電路 １３
１. ２. ４　按鍵電路 １４
１. ２. ５　七段數碼管驅動電路 １５
１. ２. ６　ＶＧＡ 顯示驅動電路 １７
１. ２. ７　ＲＳ￣２３２ 驅動電路 １９
１. ２. ８　配置電路 ２０
１. ２. ９　ＸＡＤＣ 接口和擴展接口 ２２
　習題 ２４
第2 章　Verilog HDL 語言與Vivado 25
　２. １　Ｖｅｒｉｌｏｇ ＨＤＬ 基本結構 ２５
２. １. １　一個簡單的組合邏輯實例 ２５
２. １. ２　一個簡單的時序邏輯實例 ２７
２. １. ３　Ｖｅｒｉｌｏｇ ＨＤＬ 結構要求 ２８
　２. ２　數據類型及變量、常量 ２９
２. ２. １　邏輯值和常量 ３０
２. ２. ２　線網型變量ｗｉｒｅ ３０
２. ２. ３　寄存器類型ｒｅｇ ３１
２. ２. ４　符號常量 ３２

２. ２. ５　存儲器型變量 ３２
　２. ３　運算符 ３３
２. ３. １　算術運算符 ３３
２. ３. ２　邏輯運算符 ３３
２. ３. ３　按位運算符 ３４
２. ３. ４　關係運算符 ３４
２. ３. ５　等式運算符 ３５
２. ３. ６　縮減運算符 ３５
２. ３. ７　移位運算符 ３５
２. ３. ８　條件運算符和拼接運算符 ３６
２. ３. ９　運算符的優先級 ３７
　２. ４　語句 ３７
２. ４. １　賦值語句、結構說明語句、阻塞與非阻塞 ３８
２. ４. ２　條件語句 ４１
２. ４. ３　循環語句 ４３
　２. ５　Ｖｉｖａｄｏ 初步 ４６
２. ５. １　Ｖｉｖａｄｏ 獲取和安裝 ４７
２. ５. ２　Ｖｉｖａｄｏ 主界面 ４７
　習題 ５０
第3 章　組合邏輯電路與Vivado 進階 51
　３. １　我的第一個工程―――多數表決器 ５１
３. １. １　多數表決器的分析和邏輯實現 ５１
３. １. ２　多數表決器的工程創建 ５２
３. １. ３　多數表決器的Ｖｅｒｉｌｏｇ ＨＤＬ 源文件創建 ５６
３. １. ４　多數表決器的Ｖｅｒｉｌｏｇ ＨＤＬ 代碼實現及ＲＴＬ 分析 ５８
３. １. ５　綜合 ５９
３. １. ６　約束 ６０
３. １. ７　實現 ６２
３. １. ８　仿真 ６３
３. １. ９　編程和調試 ６５
　３. ２　３￣８ 譯碼器設計和ＩＰ 核 ７０
３. ２. １　譯碼器的實現 ７０
３. ２. ２　譯碼器ＩＰ 核生成 ７５
　３. ３　調用ＩＰ 核實現多數表決器 ７８
３. ３. １　使用７４ｘ１３８ 實現多數表決器的設計 ７８
３. ３. ２　構建新工程並調用ＩＰ 核 ７８
　習題 ８３
目 錄Ⅶ
第4 章　時序邏輯電路FPGA實現 84
　４. １　時鐘同步狀態機的設計 ８４
４. １. １　時鐘同步狀態機及其設計流程 ８４
４. １. ２　時鐘同步狀態機設計方法構建序列發生器 ８６
４. １. ３　狀態圖直接描述法實現序列發生器 ９０
　４. ２　同步計數器７４ｘ１６３ 的實現 ９４
　４. ３　移位寄存器的實現和應用 ９７
４. ３. １　７４ｘ１９４ 的實現 ９７
４. ３. ２　使用７４ｘ１９４ＩＰ 核實現１１００１ 序列發生器 １００
　習題 １０４
第5 章　FPGA基本實踐 105
　５. １　流水燈實踐 １０５
５. １. １　流水燈的關鍵設計 １０５
５. １. ２　流水燈工程的Ｖｉｖａｄｏ 實現 １０６
　５. ２　數碼管動態顯示實踐 １１１
５. ２. １　數碼管動態顯示原理分析 １１１
５. ２. ２　數碼管動態顯示設計 １１２
５. ２. ３　數碼管動態顯示工程的Ｖｉｖａｄｏ 實現 １１３
５. ２. ４　數碼管動態顯示ＩＰ 核設計與實現 １１７
５. ２. ５　調用ＩＰ 核實現動態顯示 １２０
　５. ３　ＶＧＡ 顯示的實現 １２３
５. ３. １　ＶＧＡ 顯示基本原理 １２３
５. ３. ２　ＶＧＡ 顯示設計與實現 １２５
　習題 １３２
第6 章　FPGA綜合實踐 133
　６. １　電子秒表的設計與實現 １３３
６. １. １　按鍵消抖 １３３
６. １. ２　秒表綜合設計 １３６
　６. ２　ＵＡＲＴ 串行接口設計及通信實現 １４２
６. ２. １　異步串行接口原理分析 １４２
６. ２. ２　波特率及其他時鐘信號發生模塊設計 １４３
６. ２. ３　串行發送程序設計 １４５
６. ２. ４　串行接收程序設計 １４８
６. ２. ５　串行通信頂層程序設計 １５２
６. ２. ６　串行通信功能測試 １５３
　習題 １５５
Ⅷ　Ｘｉｌｉｎｘ ＦＰＧＡ 原理與實踐―――基於Ｖｉｖａｄｏ 和Ｖｅｒｉｌｏｇ ＨＤＬ
第7 章　FPGA 進階――XADC、BRAM原理及電壓表、示波器設計 156
　７. １　ＸＡＤＣ 基本結構及寄存器 １５６
７. １. １　ＸＡＤＣ 邏輯結構 １５６
７. １. ２　ＸＡＤＣ 對外連接說明 １５６
７. １. ３　ＸＡＤＣ 端口 １５９
７. １. ４　ＸＡＤＣ 狀態寄存器和控制寄存器 １６０
７. １. ５　操作模式 １６６
７. １. ６　ＸＡＤＣ 操作時序 １６７
　７. ２　應用ＸＡＤＣ 實現多路電壓採集及顯示 １６８
７. ２. １　生成ＸＡＤＣ ＩＰ 核實例 １６８
７. ２. ２　使用ＸＡＤＣ ＩＰ 核實現ＸＡＤＣ 序列模式訪問模塊 １７１
７. ２. ３　Ａ/ Ｄ 序列採集和顯示實現 １７５
７. ２. ４　序列採集及顯示測試 １７９
　７. ３　應用ＸＡＤＣ 及ＢＲＡＭ 實現多通道示波器 １８１
７. ３. １　塊存儲器ＢＲＡＭ 原理 １８１
７. ３. ２　塊內存生成ＩＰ 的使用和仿真驗證 １８６
７. ３. ３　多通道示波器的設計思路 １９２
７. ３. ４　顯示內存設計及其訪問模塊構建及仿真 １９３
７. ３. ５　波形發生器模塊設計及仿真 １９６
７. ３. ６　ＶＧＡ 顯示驅動模塊設計及仿真 ２０２
７. ３. ７　加入邏輯分析儀模塊及頂層模塊實現 ２０６
７. ３. ８　功能測試 ２０９
　習題 ２０９
附錄 211
　附錄Ａ　ｘｃ７ａ３５ｔｆｔｇ２５６￣１ 引腳說明 ２１１
　附錄Ｂ　口袋實驗板資源 ２１８
　附錄Ｃ　實驗或課程設計教學安排 ２２９
　附錄Ｄ　分章節代碼匯總 ２３０
　附錄Ｅ　Ａ 型實驗板參考約束文件 ２３２
參考文獻 236