電腦體系結構（簡體書）

本書介紹了理解計算機的操作系統所需掌握的概念。本書基于以下幾個方面編寫。 （1）計算機的組件以電子方式工作的細節超出了本書的范圍。 （2）本書重點放在概念上，關注的是機器的體系結構的構件、它們的功能以及它們的交互。 （3）本書在任何必要的地方強調了軟件與硬件資源之間必不可少的聯系。

（1）闡述了理解計算機的工作原理所需掌握的概念。（2）分為5個部分，內容包括基本體系結構的元素、編程模型和操作、存儲器層次結構、并行性和性能增強，*后一部分附錄給出了書中練習的提示和解決方案。（3）精心選擇了適用于各個時代的示例。（4）適合作為高校相關專業計算機體系結構課程的教材。

目 錄部分 基本體系結構的元素章 簡介31.1 歷史背景31.1.1 自動化和機械計算器31.1.2 從外部程序到存儲程序51.1.3 各代計算機簡介71.2 內部操作簡介101.2.1 與機器通信101.2.2 執行指令111.3 未來展望12第2章 基本模塊142.1 存儲器142.1.1 定義142.1.2 幾個技術元件152.2 處理器162.2.1 功能單元162.2.2 處理器的寄存器172.2.3 處理單元的元素202.2.4 控制器的元件212.2.5 地址計算單元222.3 模塊之間的通信222.3.1 PCI總線23第3章 信息的表示253.1 復習253.1.1 以2為基數253.1.2 二進制、八進制和十六進制表示263.2 數字表示約定273.2.1 整數273.2.2 實數283.2.3 浮點表示的一個示例——IEEE-754標準313.2.4 動態范圍與精度333.2.5 實現333.2.6 IEEE-754標準的擴展343.3 字符表示343.3.1 8位表示343.3.2 現代表示363.4 練習37第2部分 編程模型和操作第4章 指令414.1 編程模型414.1.1 I8086的寄存器414.1.2 地址構造和尋址模式424.2 指令集444.2.1 移動指令444.2.2 算術和邏輯指令454.2.3 移位指令454.2.4 轉移464.2.5 其他指令484.3 編程示例494.4 從匯編語言到基本指令514.4.1 匯編器514.4.2 匯編階段524.4.3 連接器534.4.4 何時利用匯編語言編程54第5章 處理器555.1 控制總線555.1.1 復位線路565.1.2 保持線路565.1.3 等待控制線路565.1.4 中斷線路575.1.5 概念圖575.2 指令的執行：一個示例575.2.1 指令的執行595.2.2 時序圖625.3 定序器的構成635.3.1 傳統的合成方法635.3.2 微編程655.4 擴展655.4.1 協處理器655.4.2 矢量擴展675.4.3 DSP和GPU715.5 練習72第6章 輸入和輸出746.1 示例756.1.1 示例：控制熱電偶756.1.2 示例：串行終端連接796.2 交換器的設計和尋址816.2.1 交換器的設計816.2.2 交換器尋址826.3 交換模式836.3.1 輪詢交換模式836.3.2 直接存儲器存取846.3.3 中斷886.4 處理中斷886.4.1 工作原理886.4.2 示例906.4.3 軟件中斷916.4.4 屏蔽與取消屏蔽中斷916.4.5 中斷優先級或級別926.4.6 類似的機制926.5 練習93第3部分 存儲器層次結構第7章 存儲器977.1 存儲器資源977.2 特征977.3 存儲器層次結構987.3.1 局部性原理997.3.2 層次結構的組織和管理997.3.3 定義和性能1007.4 存儲器大小和保護機制1007.5 分段1017.5.1 使用段寄存器：一個示例1017.5.2 使用段描述符1027.6 分頁1037.7 存儲器交叉存取和突發模式1057.7.1 C存取1057.7.2 S存取1057.7.3 突發模式1067.7.4 預取緩沖區1077.8 保護，I386的示例108第8章 緩存1098.1 高速緩沖存儲器1098.1.1 操作原理和體系結構1098.1.2 高速緩沖存儲器的操作1098.1.3 緩存設計1118.2 替換算法1148.2.1 LRU方法1148.2.2 多級緩存的情況1188.2.3 性能和模擬119第9章 虛擬存儲器1229.1 一般概念1229.1.1 操作1229.1.2 存取信息1239.1.3 地址翻譯1239.2 存取方法的規則1249.2.1 頁錯誤1249.2.2 多級分頁1259.2.3 服務信息、保護和訪問權限1259.2.4 頁大小1269.3 程序執行的示例1279.3.1 引入翻譯緩存1289.3.2 執行1299.3.3 備注1319.4 二級分頁的示例1329.4.1 管理1329.4.2 處理服務位1329.4.3 信息訪問中的步驟1349.5 頁式分段1369.5.1 36位擴展1389.6 練習1389.7 文檔摘錄1399.7.1 MMU簡介1399.7.2 TLB的描述1409.7.3 TLB特性142第4部分 并行性和性能增強0章 流水線體系結構14710.1 動機和思想14710.1.1 RISC機器14710.1.2 操作原理14810.1.3 流水線體系結構的代價15010.2 流水線管理問題15010.2.1 結構風險15010.2.2 依賴沖突15310.2.3 轉移15410.3 處理轉移15510.3.1 延遲的轉移和軟件處理15510.3.2 轉移預測15710.3.3 轉移目標緩沖區16010.3.4 全局預測16110.3.5 示例16310.4 中斷和異常16610.4.1 中斷16610.4.2 陷阱和錯誤1671章 體系結構的示例16811.1 簡介16811.1.1 流水線描述16811.1.2 指令集17011.1.3 指令格式17111.2 執行指令17211.2.1 讀取和解碼指令17211.2.2 存儲器讀取17211.2.3 存儲器寫操作17411.2.4 寄存器到寄存器的操作17411.2.5 條件轉移17611.2.6 具有立即尋址的指令17911.3 DLX中的沖突解決17911.3.1 轉發技術17911.3.2 處理轉移18211.4 練習1852章 多處理器環境中的緩存19012.1 緩存一致性19112.1.1 示例19112.1.2 要考慮的元素19212.1.3 一致性的定義19212.1.4 方法19312.2 嗅探協議的示例19412.2.1 MSI協議19412.2.2 MEI協議19712.2.3 MESI協議19712.2.4 MOESI協議19912.3 改進20012.5 一致性20312.5.1 相容性與一致性20312.5.2 表示法20312.5.3 原子相容性20412.5.4 順序相容性20412.5.5 因果相容性20512.5.6 弱相容性20612.6 練習2073章 超標量體系結構21013.1 超標量體系結構的原理21013.1.1 風險21113.2 尋求解決方案21213.2.1 原理21213.2.2 示例21413.3 處理指令流21513.3.1 記分牌的原理21513.3.2 記分牌實現21613.3.3 詳細的示例21713.3.4 關于優先級約束的注釋22113.3.5 Tomasulo算法的原理22213.3.6 詳細的示例22413.3.7 循環執行和WAW風險22913.4 VLIW體系結構23113.4.1 超標量體系結構的局限性23113.4.2 VLIW體系結構概述23213.4.3 預測23313.5 練習235第5部分 附錄附錄A 提示和解決方案241A.1 信息的表示241A.2 處理器244A.3 輸入和輸出245A.4 虛擬存儲器246A.5 流水線體系結構247A.6 多處理器環境中的緩存253A.7 超標量體系結構256附錄B 編程模型258B.1 I8086中的指令編碼258B.2 DLX體系結構的指令集259B.2.1 浮點數上的操作259B.2.2 移動操作259B.2.3 算術和邏輯運算260B.2.4 轉移260參考文獻262