印製電路板(PCB)設計技術與實踐(第2版)（簡體書）

《印製電路板（PCB）設計技術與實踐（第2版）》共分15章，重點介紹了印製電路板（PCB）的焊盤、過孔、疊層、走線、接地、去耦合、電源電路、時鐘電路、模擬電路、高速數字電路、模數混合電路、射頻電路的PCB設計的基本知識、設計要求、方法和設計實例，以及PCB的散熱設計、PCB的可製造性與可測試性設計、PCB的ESD防護設計。本書內容豐富，敘述詳盡清晰，圖文並茂，並通過大量的設計實例說明了PCB設計中的一些技巧與方法，以及應該注意的問題，工程性好，實用性強。

《印制電路板(PCB)設計技術與實踐(第2版)》可以作為工程技術人員進行電子產品PCB設計的參考書，也可以作為本科院校和高職高專電子信息工程、通信工程、自動化、電氣、計算機應用等專業學習PCB設計的教材，還可以作為全國大學生電子設計競賽的培訓教材。

第1章焊盤的設計
1.1元器件在PCB上的安裝形式
1.1.1元器件的單面安裝形式
1.1.2元器件的雙面安裝形式
1.1.3元器件之間的間距
1.1.4元器件的佈局形式
1.1.5測試探針觸點\/通孔尺寸
1.2焊盤設計的一些基本要求
1.2.1焊盤類型
1.2.2焊盤尺寸
1.3通孔插裝元器件的焊盤設計
1.3.1插裝元器件的孔徑
1.3.2焊盤形式與尺寸
1.3.3跨距
1.3.4常用插裝元器件的安裝孔徑和焊盤尺寸
1.4SMD元器件的焊盤設計
1.4.1片式電阻、片式電容、片式電感的焊盤設計
1.4.2金屬電極的元件焊盤設計
1.4.3SOT23封裝的器件焊盤設計
1.4.4SOT-5DCK\/SOT-5DBV（5\/6引腳）封裝的器件焊盤設計
1.4.5SOT89封裝的器件焊盤設計
1.4.6SOD123封裝的器件焊盤設計
1.4.7SOT143封裝的器件焊盤設計
1.4.8SOIC封裝的器件焊盤設計
1.4.9SSOIC封裝的器件焊盤設計
1.4.10SOPIC封裝的器件焊盤設計
1.4.11TSOP封裝的器件焊盤設計
1.4.12CFP封裝的器件焊盤設計
1.4.13SOJ封裝的器件焊盤設計
1.4.14PQFP封裝的器件焊盤設計
1.4.15SQFP封裝的器件焊盤設計
1.4.16CQFP封裝的器件焊盤設計
1.4.17PLCC（方形）封裝的器件焊盤設計
1.4.18QSOP（SBQ）封裝的器件焊盤設計
1.4.19QFG32\/48封裝的器件焊盤設計
1.5DIP封裝的器件焊盤設計
1.6BGA封裝的器件焊盤設計
1.6.1BGA封裝簡介
1.6.2BGA表面焊盤的佈局和尺寸
1.6.3BGA過孔焊盤的佈局和尺寸
1.6.4BGA信號線間隙和走線寬度
1.6.5BGA的PCB層數
1.6.6BGA封裝的佈線方式和過孔
1.6.7Xilinx公司推薦的BGA、CSP和CCGA封裝的PCB焊盤設計規則
1.7UCSP封裝的器件焊盤設計
1.7.1UCSP封裝結構
1.7.2UCSP焊盤結構的設計原則和PCB製造規范
1.7.3UCSP焊盤設計實例
1.8DirectFET封裝的器件焊盤設計
1.8.1DirectFET封裝技術簡介
1.8.2Sx系列外形器件的焊盤設計
1.8.3Mx系列外形器件的焊盤設計
1.8.4Lx系列外形器件的焊盤設計
第2章過孔
2.1過孔模型
2.1.1過孔類型
2.1.2過孔電容
2.1.3過孔電感
2.1.4過孔的電流模型
2.1.5典型過孔的R、L、C參數
2.2過孔焊盤與孔徑的尺寸
2.2.1過孔的尺寸
2.2.2高密度互連盲孔的結構與尺寸
2.2.3高密度互連複合通孔的結構與尺寸
2.2.4高密度互連內核埋孔的結構與尺寸
2.3過孔與焊盤圖形的關係
2.3.1過孔與SMT焊盤圖形的關係
2.3.2過孔到金手指的距離
2.4微過孔
第3章PCB的疊層設計
3.1PCB疊層設計的一般原則
3.2多層板工藝
3.2.1層壓多層板工藝
3.2.2HDI印製板
3.2.3BUM（積層法多層板）工藝
3.3多層板的設計
3.3.14層板的設計
3.3.26層板的設計
3.3.38層板的設計
3.3.410層板的設計
3.4利用PCB分層堆疊設計抑制EMI輻射
3.4.1共模EMI的抑制
3.4.2設計多電源層抑制EMI
3.4.3PCB疊層設計實例
第4章走線
4.1寄生天線的電磁輻射干擾
4.1.1電磁干擾源的類型
4.1.2天線的輻射特性
4.1.3寄生天線
4.2PCB上走線間的串擾
4.2.1互容
4.2.2互感
4.2.3拐點頻率和互阻抗模型
4.2.4串擾類型
4.2.5減小PCB上串擾的一些措施
4.3PCB傳輸線的拓撲結構
4.3.1PCB傳輸線簡介
4.3.2微帶線
4.3.3埋入式微帶線
4.3.4單帶狀線
4.3.5雙帶狀線或非對稱帶狀線
4.3.6差分微帶線和帶狀線
4.3.7傳輸延時與介電常數r的關係
4.4低電壓差分信號（LVDS）的佈線
4.4.1LVDS佈線的一般原則
4.4.2LVDS的PCB走線設計
4.4.3LVDS的PCB過孔設計
4.5PCB佈線的一般原則
4.5.1控制走線方向
4.5.2檢查走線的開環和閉環
4.5.3控制走線的長度
4.5.4控制走線分支的長度
4.5.5拐角設計
4.5.6差分對走線
4.5.7控制PCB導線的阻抗和走線終端匹配
4.5.8設計接地保護走線
4.5.9防止走線諧振
4.5.10佈線的一些工藝要求
第5章接地
5.1地線的定義
5.2地線阻抗引起的干擾
5.2.1地線的阻抗
5.2.2公共阻抗耦合干擾
5.3地環路引起的干擾
5.3.1地環路干擾
5.3.2產生地環路電流的原因
5.4接地的分類
5.4.1安全接地
5.4.2信號接地
5.4.3電路接地
5.4.4設備接地
5.4.5系統接地
5.5接地的方式
5.5.1單點接地
5.5.2多點接地
5.5.3混合接地
5.5.4懸浮接地
5.6接地系統的設計原則
5.6.1理想的接地要求
5.6.2接地系統設計的一般規則
5.7地線PCB佈局的一些技巧
5.7.1參考面
5.7.2避免接地平面開槽
5.7.3接地點的相互距離
5.7.4地線網絡
5.7.5電源線和地線的柵格
5.7.6電源線和地線的指狀佈局形式
5.7.7最小化環面積
5.7.8按電路功能分割接地平面
5.7.9局部接地平面
5.7.10參考層的重疊
5.7.1120H原則
第6章去耦合
6.1去耦濾波器電路
6.2RLC元件的射頻特性
6.2.1電阻（器）的射頻特性
6.2.2電容（器）的射頻特性
6.2.3電感（器）的射頻特性
6.2.4串聯RLC電路的阻抗特性
6.2.5並聯RLC電路的阻抗特性
6.3去耦電容器的PCB佈局設計
6.3.1去耦電容器的安裝位置
6.3.2最小化去耦電容器和IC之間的電流環路
6.3.3去耦電容器與電源引腳端共用一個焊盤
6.3.4採用一個小面積的電源平面來代替電源線條
6.3.5在每一個電源引腳端都連接去耦電容器
6.3.6並聯使用多個去耦電容器
6.3.7降低去耦電容器的ESL
6.3.8使用三端電容器
6.3.9採用X2Y電容器替換穿心式電容器
6.4鐵氧體磁珠的PCB佈局設計
6.4.1鐵氧體磁珠的基本特性
6.4.2片式鐵氧體磁珠
6.4.3鐵氧體磁珠的選擇
6.4.4鐵氧體磁珠在電路中的應用
6.4.5鐵氧體磁珠的安裝位置
6.5小型電源平面“島”供電技術
6.6掩埋式電容技術
6.6.1掩埋式電容技術簡介
6.6.2使用掩埋式電容技術的PCB佈局實例
6.7可藏於PCB基板內的電容器
第7章電源電路設計實例
第8章時鐘電路的PCB設計
第9章模擬電路的PCB設計
第10章高速數字電路的PCB設計
第11章模數混合電路的PCB設計
第12章射頻電路的PCB設計
第13章PCB的散熱設計
第14章PCB的可製造性與可測試性設計
第15章PCB的ESD防護設計
參考文獻

2）PCB電源和接地平面電感
PCB電源和接地平面伴隨一定的電感。這些平面的幾何特性決定其電感的大小。
電流會在電源平面和接地平面中從一點流向另一點（因為類似于趨膚效應的特性），電流隨之而分布開。這些平面中的電感稱為分布電感，以每個方塊上的亨（電感單位）數量標識。此處的方塊不涉及具體尺寸（決定電感量的是平面中一個部分的形狀，而非尺寸）。
分布電感的作用與其他電感一樣，即抵抗電源平面（導體）中的電流量變化。電感會影響電容器響應器件瞬時電流的能力，因此應盡量減小其值。由于設計人員通常很難控制平面的X—Y形狀，所以唯一可控的因素是分布電感值。分布電感主要取決于將電源平面及其相關的接地平面隔開的電介質的厚度。
對于高頻配電系統，電源和接地平面協同作業，二者產生的電感相互依存。電源和接地平面的距離決定這一對平面的分布電感。距離越短（電介質越薄），分布電感越小。不同厚度FR4電介質所對應的分布電感的近似值如表10—11所示。
縮短Vcc和GND平面的距離可減小分布電感。如果可能，可在PCB疊層中將VCC平面直接緊貼GND平面。面面相對的VCC和GND平面有時稱為平面對。在過去，當時的技術不需要使用VCC和GND平面對，但如今由于快速密集型器件所涉及的速度和要求的巨大功耗，所以需要使用它們。
除提供低電感電流通路外，電源和接地平面對還可提供一定的高頻去耦電容。隨著平面面積的增加，以及電源和接地平面間距的減小，這一電容的值將會增加。每平方英寸的電容也如表10—11所示。
3）FPGA 貼裝電感
連接FPGA電源引腳（VCC和GND）的PCB焊接區和過孔會產生整個電源電路中寄生電感的一部分。在現有PCB技術中，焊接區的幾何特性和狗骨（dogbone）幾何特性已基本成型，由這些幾何特性所產生的寄生電感不會發生變化。過孔寄生電感是過孔長度和反向電流通路間距的函數。
相關過孔長度指承載FPGA焊接區和相關Vcc或GND平面之間瞬時電流的那一部分過孔。剩余過孔（電源平面和PCB背板之間）不影響過孔的寄生電感（焊接區和電源平面之間的過孔越短，寄生電感越小）。應盡量縮短相關vCc和GND平面到FPGA的距離（接近PCB疊層的頂部），以減小FPGA貼裝的寄生過孔電感。