Cortex-M3可編程片上系統原理及應用(附光碟)（簡體書）

《Cortex-M3可編程片上系統原理及應用（附光盤）》系統化、模塊化地介紹了Cypress公司的PSoC5內所集成的ARMCortex-M3CPU硬核處理器結構及指令集、PSoC5內各個功能單元的結構以及基於PSoCCreator2．0軟件的片上系統的設計流程。主要內容包括：PSoC設計導論，PSoC5CPU及存儲子系統，PSoC5CPU指令系統，PSoC5公共資源，PSoC編程和調試接口功能，基於PSoCCreator的程序設計，定時器、計數器和PWM模塊，LCD顯示驅動模塊，FC總線模塊，USB總線模塊，通用數字塊UDB，模擬前端模塊，ADC和DAC模塊，電容感應模塊，數字濾波器模塊和uC-OS／Ⅲ操作系統。《Cortex-M3可編程片上系統原理及應用（附光盤）》可作為從事Cypress可編程片上系統設計的設計人員的參考用書，也可作為大學本科生和研究生教材，同時也可作為Cypress公司相關內容的培訓教材。為方便讀者學習，本書附贈光盤，包含書中源程序和教學課件。．

《Cypress PSoC設計指南系列:Cortex-M3可編程片上系統原理及應用》全面系統介紹了Cypress公司的PSoC5可編程片上系統體系結構和設計流程，讓讀者能更好地掌握PSoC的體系結構和實現方法。《Cypress PSoC設計指南系列:Cortex-M3可編程片上系統原理及應用》不僅可以作為大學信息類專業講授可編程片上系統、嵌入式系統設計等相關課程的教學用書，也可以作為從事相關領域科研工作者的參考用書。

ARM Cortex-M處理器是一系列可向上兼容的高能效、易于使用的處理器，這些處理器旨在幫助開發人員滿足嵌入式應用的需要，主要包括以更低的成本提供更多功能、不斷增加連接、改善代碼重用和提高能效。
ARM Cortex-M處理器已成為全球微控制器標準，許可給40個以上的ARM合作伙伴。Cypress公司將ARM的Cortex-M3處理器集成在其PSoC5器件內，為客戶提供了基于ARM處理器的單片系統解決方案，這種解決方案提高了設計的可能性，縮短了系統設計周期，降低了設計成本，極大地滿足了市場對產品競爭力的要求。通過Cortex-M3強大的處理能力，充分發揮PSoC器件內的數模混合陣列的性能。
何賓老師的《Cortex-M3可編程片上系統原理及應用》通過對PSoC5器件相關內容的詳細介紹，系統介紹了Cortex-M3 CPU處理器的結構、Cortex-M3 CPU處理器的指令集、Cortex-M3編程和調試接口、Cortex-M3和外設的接口以及基于Cortex-M3的C-OS Ⅲ操作系統等內容，并且通過相關的設計實例，介紹了基于ARM Cortex-M3 CPU的嵌入式系統的開發流程。
相信該書的出版，會對國內從事Cortex-M系統處理器應用的廣大讀者有所借鑒，并且通過PSoC5這一單片系統設計平臺，熟練地掌握基于Cortex-M3的嵌入式系統的設計流程和實現方法。
ARM中國區大學計劃經理 時昕
2012年7月。

第1章 PSoC設計導論1.1 微控制器基礎1.1.1 微控制器的涵義1.1.2 微控制器編程語言1.2 可編程片上系統PSoC概述1.2.1 PSoC發展概述1.2.2 PSoC設計方法1.3 PSoC5設計流程1.3.1 硬件設計流程1.3.2 軟件設計流程1.4 PSoC5的結構及功能1.4.1 PSoC5系統結構概述1.4.2 數字子系統結構及功能1.4.3 模擬子系統結構及功能1.4.4 輸入/輸出引腳功能1.5 PSoC5器件概述1.5.1 PSoC5引腳分佈1.5.2 PSoC5器件分類和資源第2章 PSoC5 CPU及存儲子系統2.1 Cortex-M3內核結構概述2.1.1 Cortex-M3內核結構特性2.1.2 流水線結構2.1.3 寄存器2.1.4 操作模式2.1.5 SysTick定時器2.1.6 存儲器空間映射2.1.7 異常及處理2.2 嵌套向量中斷控制器2.2.1 中斷控制器的特性2.2.2 中斷使能2.2.3 中斷優先級2.2.4 電平/脈衝中斷2.2.5 中斷的執行2.2.6 PSoC5中斷特性2.2.7 中斷控制器和功耗模式2.3 高速緩存控制器2.4 PHUB和DMA控制器2.4.1 PHUB2.4.2 DMA控制器2.4.3 訪問DMAC2.4.4 DMAC傳輸模式2.4.5 PHUB和DMAC寄存器列表2.5 PSoC5存儲器系統2.5.1 SRAM存儲器結構及功能2.5.2 非易失性鎖存器結構及功能2.5.3 Flash程序存儲器結構及功能2.5.4 EEPROM存儲器結構及功能第3章 PSoC5 CPU指令系統3.1 Cortex-M3指令尋址模式3.2 Cortex-M3 CPU指令集3.2.1 Cortex-M3指令集概述3.2.2 CMSIS函數3.2.3 存儲器訪問指令3.2.4 通用數據處理指令3.2.5 乘法和除法指令3.2.6 飽和指令3.2.7 比特位操作指令3.2.8 分支和控制指令3.2.9 雜項操作指令3.3 Cortex-M3 匯編語言編程模型第4章 PSoC5公共資源4.1 時鐘管理4.1.1 內部振盪器4.1.2 外部振盪器4.1.3 DSI時鐘4.1.4 相位鎖相環4.1.5 USB時鐘4.2 電源管理4.2.1 電源模式4.2.2 電源監控4.3 看門狗定時器4.4 複位4.4.1 複位模塊功能介紹4.4.2 複位源4.5 I/O系統和佈線資源4.5.1 I/O系統特性4.5.2 I/O驅動模式4.5.3 DSI控制數字I/O4.5.4 模擬I/O引腳4.5.5 LCD驅動引腳4.5.6 電容感應觸摸引腳4.5.7 SIO功能和特性4.5.8 上電時I/O配置4.5.9 過電壓容限4.5.10 端口中斷控制器單元第5章 PSoC編程和調試接口功能5.1 測試控制器5.1.1 測試控制器結構5.1.2 SWD接口規範5.1.3 PSoC5 SWD的特性5.2 Cortex-M3調試和跟蹤5.2.1 內核調試5.2.2 系統調試5.3 非易失性存儲器編程第6章 基於PSoC Creator的程序設計6.1 PSoC Creator軟件功能6.2 匯編語言GPIO控制程序的設計6.2.1 創建和配置工程6.2.2 查看和設置公共資源6.2.3 編寫GPIO匯編語言控制程序6.3 C語言GPIO控制程序的設計6.3.1 使用C語言指針對GPIO端口控制6.3.2 調用API函數對GPIO端口控制6.3.3 PSoC5的SRAM內函數定位6.4 中斷服務程序的設計6.4.1 創建和配置工程6.4.2 添加IP核資源到設計6.4.3 IP核參數配置和連接6.4.4 中斷服務程序的設計6.4.5 下載並調試工程第7章 定時器、計數器和PWM模塊7.1 定時器模塊特性7.2 定時器模塊結構7.2.1 時鐘選擇7.2.2 使能/禁止模塊7.2.3 輸入信號特性7.2.4 操作模式7.2.5 中斷使能7.2.6 寄存器列表7.3 PWM控制LED顯示的實現7.3.1 創建和配置工程7.3.2 編寫軟件程序7.3.3 編程及調試第8章 LCD顯示驅動模塊8.1 LCD的工作原理8.1.1 LCD物理結構8.1.2 LCD液晶分類8.2 LCD驅動特性8.3 LCD驅動系統8.4 LCD功能描述8.4.1 LCD DAC8.4.2 LCD配置選項8.4.3 LCD驅動模塊8.4.4 UDB8.4.5 DMA8.5 段式LCD顯示的實現8.5.1 段式LCD的功能8.5.2 段式LCD的參數配置8.5.3 編寫軟件程序8.5.4 編程及調試第9章 I2C總線模塊9.1 I2C總線模塊概述9.2 I2C總線實現原理9.2.1 I2C總線模塊結構9.2.2 典型的I2C數據傳輸9.2.3 I2C總線寄存器及操作9.3 I2C總線操作模式9.3.1 從模式9.3.2 主模式9.3.3 多主模式9.4 I2C模塊通信的實現9.4.1 系統實現原理9.4.2 創建和配置工程9.4.3 編寫軟件程序9.4.4 編程及調試第10章 USB總線模塊10.1 USB總線模塊概述10.2 USB模塊結構10.2.1 串行接口引擎SIE10.2.2 仲裁器10.3 USB模塊工作條件10.3.1 工作頻率10.3.2 工作電壓10.3.3 收發器10.3.4 端點10.3.5 傳輸類型10.3.6 中斷10.4 邏輯傳輸模式10.4.1 非DMA訪問10.4.2 手工DMA訪問10.4.3 控制端點的邏輯傳輸10.5 PS/2和CMOS I/O模式10.6 USB模塊寄存器列表10.7 USB人體學輸入設備的實現10.7.1 人體接口設備的原理10.7.2 創建和配置工程10.7.3 編寫軟件程序10.7.4 編程及調試第11章 通用數字塊UDB11.1 通用數字塊概述11.2 UDB模塊結構11.2.1 PLD模塊結構及宏單元11.2.2 數據通道模塊11.2.3 狀態和控制模塊11.3 交通燈控制電路的設計與實現11.3.1 交通燈設計原理11.3.2 交通燈控制電路的設計11.3.3 引腳分配11.3.4 設計下載與測試11.4 靜態時序分析第12章 模擬前端模塊12.1 模擬比較器12.1.1 輸入和輸出接口12.1.2 LUT12.2 運算放大器模塊12.3 可編程SC/CT模塊12.3.1 單純的放大器12.3.2 單位增益12.3.3 可編程增益放大器12.3.4 互阻放大器12.3.5 連續時間混頻器12.3.6 採樣混頻器12.3.7 Δ-Σ調製器12.3.8 跟蹤和保持放大器12.4 精密參考源12.5 基於混頻器的精確整流實現12.5.1 整流器設計原理12.5.2 創建和配置工程12.5.3 編寫軟件程序12.5.4 編程及調試第13章 ADC和DAC模塊13.1 Δ-ΣADC模塊13.1.1 Δ-ΣADC模塊概述13.1.2 Δ-ΣADC結構13.1.3 Δ-Σ ADC操作模式13.2 SAR ADC模塊13.2.1 SAR ADC模塊概述13.2.2 SAR ADC模塊的工作原理13.3 DAC模塊13.4 基於SAR ADC的數字電壓表實現13.4.1 創建和配置工程13.4.2 編寫軟件程序13.4.3 編程及調試13.5 基於Δ-Σ ADC的數字電壓表實現13.5.1 創建和配置工程13.5.2 編寫軟件程序13.5.3 編程及調試13.6 IDAC值顯示的實現13.6.1 創建和配置工程13.6.2 編寫軟件程序13.6.3 編程及調試第14章 電容感應模塊14.1 電容感應模塊的結構14.2 電容感應Δ-Σ算法14.3 電容感應觸摸的實現14.3.1 創建和配置工程14.3.2 編寫軟件程序14.3.3 編程及調試第15章 數字濾波器模塊15.1 數字濾波器模塊概述15.2 數字濾波器模塊結構15.2.1 控制器15.2.2 FSM RAM15.2.3 數據通道15.2.4 地址計算單元15.2.5 總線接口和寄存器描述15.3 基於DFB的數字濾波器實現15.3.1 系統結構概述15.3.2 元件參數配置15.3.3 DMA配置嚮導15.3.4 編寫軟件程序15.3.5 編程及調試第16章 μC-OS/III操作系統16.1 μC-OS/III操作系統概述16.1.1 操作系統的作用16.1.2 μC-OS/III操作系統內核特徵16.1.3 μC/OS-III操作系統文件的結構16.1.4 μC/OS-III操作系統應用程序結構分析16.2 μC-OS/III操作系統內核及功能16.2.1 單任務和多任務處理16.2.2 臨界區16.2.3 任務管理16.2.4 準備列表16.2.5 調度16.2.6 上下文切換16.2.7 中斷管理16.2.8 等待列表16.2.9 時間管理16.2.10 定時器管理16.2.11 資源管理16.2.12 消息傳遞16.2.13 多個對象等待處理16.2.14 存儲器管理16.3 PSoC5硬件系統的構建16.4 添加中斷代碼到ISR中16.4.1 添加中斷代碼到ProbeUART_TxISR.c中16.4.2 添加中斷代碼到ProbeUART_RxISR.c中16.5 配置引腳16.6 運行設計16.7 啟動μC/Probe工具參考文獻．

DFB硬件支持最多兩個流傳輸通道，對多于兩個通道的應用需要使用塊傳輸模式。DFB內的暫存寄存器和控制邏輯確定支持多少個流傳輸通道。數據RAM內的這些通道如何映射和管理是由控制器匯編語言的功能確定。
在輸入流模式下，采樣速率由ADC或其他源來確定。DFB必須運行高于或者等于采樣速率，這樣才能保證DFB的正確運行。當計算引擎完成對采樣數據的處理，則發送讀總線指令。
兩個暫存寄存器的滿或空標志對DFB控制器是可見的，并且基于狀態信息產生分支，這樣就允許控制需要工作的通道。
當DFB控制器發出總線讀指令，它并不請求總線，產生中斷或者DMA請求。僅僅是通知總線需要下一個采樣，并且等待其到來。這種方法不需要FIFO。使用一個24位的暫存寄存器用于小于1Mbps采樣，保證了總線延遲低于采樣周期。
當DFB準備一個輸入采樣時，當檢查完一個有效的新數據已經寫入到暫存寄存器后，暫存寄存器的內容就寫入數據RAM合適的位置中。當數據RAM沒有映射到PHUB，來自系統的數據寫到數據RAM時，這是唯一的方法。
通過確認總線讀信號和使用低階ACU RAM地址位（acu_addr（0））尋址兩個寄存器，來讀取輸入暫存寄存器。地址位為低，讀暫存寄存器A;否則讀暫存寄存器B。當讀操作后，硬件就清除相應的信號。
（2）塊傳輸模式
該模式下，將采樣集或者系數數據移入／出DFB的數據RAM。這種使用DFB的方法支持多通道處理并且提供比嵌入式數據RAM所能提供的更高階數的濾波器功能。它也能用于初始化將要運行在流模式下的通道。