TOP
0
0
魅麗。花火原創小說66折起
Verilog HDL入門(第3版)(簡體書)
滿額折

Verilog HDL入門(第3版)(簡體書)

人民幣定價:59 元
定  價:NT$ 354 元
優惠價:87308
領券後再享89折
無庫存,下單後進貨(採購期約45個工作天)
可得紅利積點:9 點
相關商品
商品簡介
作者簡介
目次

商品簡介

本書簡要介紹了Verilog硬件描述語言的基礎知識,包括語言的基本內容和基本結構,以及利用該語言在各種層次上對數字系統的建模方法。書中列舉了大量實例,幫助讀者掌握語言本身和建模方法,對實際數字系統設計也很有幫助。第3版中添加了與Verilog2001有關的新內容。本書是VerilogHDL的初級讀本,可作為計算機、電子、電氣及自控等專業相關課程的教材,也可用作相關科研人員的參考書。

作者簡介

J.Bhasker博士是朗訊科技公司貝爾實驗室設計自動化組的一位杰出成員,是貝爾實驗室VHDL課程的開發者,是硬件描述語言及其綜合領域公認的權威,已經出版了3本關于VHDL語言的書。

本書簡明扼要地闡述了Verilog 硬體描述語言的基礎。Verilog硬體描述語言通常簡稱為Verilog HDL,可用於在多個層次(從開關級到演算法級)為數位設計建模。該語言提供了一套功能強大的原語(primitive),其中包括邏輯閘和使用者定義的原語(即基元),也提供了廣泛的語言結構,不但可以為硬體的並發行為建模,也可以為硬體的時序特性和電路構造建模。透過程式語言介面(PLI)還可以擴展該語言的功能。Verilog HDL語言使用簡便,但功能強大,可以在多個抽象層次上為數位設計建模。Verilog HDL語言於1995年經由IEEE批准成為一種標準語言,稱為IEEE Std 13641995。2001年IEEE又對Verilog語言進行了更新,批准了IEEE Std 13642001新標準。這個新標準包括了許多新的特性,例如多維數組、生成語句、配置以及一些其他特性。本書(第3版)是根據版Verilog HDL標準寫的。

本書的宗旨是想透過具體例子的講解,闡明Verilog HDL語言的重要基本概念,從而向讀者介紹這種硬體描述語言。本書是Verilog語言入門的初級教科書。作者用清晰、簡潔的語言對Verilog語言的每一個面向進行了闡述,使初學者很容易理解,不至於產生畏難情緒。作者希望本書能為讀者的Verilog HDL語言入門提供協助。

本書從語言特徵和建模應用兩個方面出發,對Verilog語言的基本概念進行了全面深入的講解,為每一種語言結構提供了大量的例子,並且舉例說明瞭如何使用多種語言結構來構造硬體模型。本書對Verilog HDL語言支援的多種建模風格進行了詳細的描述。本書也講解如​​何用同一種Verilog語言描述激勵和控制,包括回應的監視和驗證。許多語法結構都以便於閱讀的形式呈現給讀者,儘管有時程式碼並不完整。這樣做的目的是便於理解語言結構。Verilog語言的完整語法結構放在附錄中供讀者參考。

本書本質上並不是理論性的。書中用普通的術語介紹Verilog語言的語法和語義,避免使用形式化定義的技術術語。本書未曾試圖對Verilog語言進行完整的闡述,例如程式語言介面、開關層級的建模和隨機模型語法特色,本書就沒有涉及。本書只限於講解Verilog語言中那些基本且有用的語法,有了這些知識就足以寫出簡單或複雜的設計程式碼。

本書針對的讀者包括硬體設計師、電路和系統設計師、軟體工具開發者,以及對學習使用Verilog HDL語言進行硬體建模感興趣的人士。本書也可以作為電腦輔助設計、硬體建模和綜合等大學課程的入門教材。本書也適合專業人士、大學本科和研究生學習。設計人員可以把本書當作了解Verilog語言的途徑,也可以把它當作Verilog HDL語言的參考書。學生和教授將會發現本書作為硬體設計和硬體描述語言的教學工具將是很有用的。

本書假定讀者俱有數位硬體設計的基本知識,並熟悉某種高階程式語言(例如C語言)。

本書是一本有關語言的書,因此並不強調某一領域特定的建模風格(例如RTL(Register Transfer Lerel)建模風格)。為了學習RTL綜合建模,請參考本書的姊妹篇Verilog HDL Synthesis, A Practical Primer。

後,我還要告訴讀者,光是閱讀來學習一種語言是不切實際的。的學習途徑是把書上範例中的程式碼印出來,在Verilog仿真器上編譯這些程式碼,進行仿真,透過實際操作來學習,只有這樣才能完整、全面地理解這種語言。一旦掌握了本書上的知識,就可以參考IEEE標準語言參考手冊(LRM),進一步學習有關Verilog HDL標準的更完整的資料。

 

目次

第1章簡介

 

1.1 什麼是VerilogHDL?1

 

1.2 歷史2

 

1.3 主要能力2

 

1.4 練習題4

 

第2 章入門指南

 

2.1 模組5

 

2.2 延遲7

 

2.3 資料流風格的描述7

 

2.4 行為風格的描述9

 

2.5 結構風格的描述12

 

2.6 混合設計風格的描述14

 

2.7 設計的仿真15

 

2.8 練習題19

 

第3章Verilog語言要素

 

3.1 標識符20

 

3.2 註21

 

3.3 格式21

 

3.4 系統任務與系統函數22

 

3.5 編譯器指令22

 

3.5.1 `define和`undef22

 

3.5.2` ifdef、`ifndef、`else、elseif和`endif23

 

3.5.3` default_nettype24

 

3.5.4` include24

 

3.5.5` resetall24

 

3.5.6` timescale25

 

3.5.7` unconnected_drive 和`nounconnected_drive26

 

3.5.8` celldefine和`endcelldefine27

 

3.5.9 line27

 

3.6 值集合27

 

3.6.1 整數數28

 

3.6.2 實數30

 

 

3.6.3 字串30

 

3.7 資料類型31

 

3.7.1 線網類型31

 

3.7.2 未聲明的線網35

 

3.7.3 向量線網和標量線網35

 

3.7.4 變數類型36

 

3.7.5 數組41

 

3.7.6 reg與wire的不同點42

 

3.8 參數(parameter)42

 

局部參數43

 

3.9 練習題44

 

第4 章表達式

 

4.1 操作數45

 

4.1.1 常數45

 

4.1.2 參數46

 

4.1.3 線網46

 

4.1.4 變數47

 

4.1.5 位元選47

 

4.1.6 部分位選48

 

4.1.7 記憶體和陣列元素49

 

4.1.8 函數呼叫50

 

4.1.9 符號50

 

4.2 操作符50

 

4.2.1 算術操作符52

 

4.2.2 關係操作符55

 

4.2.3 相等運算子56

 

4.2.4 邏輯運算符57

 

4.2.5 按位操作符58

 

4.2.6 縮減操作符59

 

4.2.7 移位操作符60

 

4.2.8 條件操作符62

 

4.2.9 拼接與複製操作符62

 

4.3 表達式的型別63

 

4.4 練習題64

 

 

第5章門級建模

 

5.1 內建基元(原語)門65

 

5.2 多輸入門66

 

5.3 多輸出閘68

 

5.4 三態門69

 

5.5 上拉門和下拉閘門(電阻)70

 

5.6 MOS開關71

 

5.7 雙向開關72

 

5.8 閘延遲73

 

 

5.9 實例數組75

 

5.10 隱含的線網76

 

5.11 一個簡單的範例76

 

5.12 24 編碼器舉例78

 

5.13 主/從觸發器舉例78

 

5.14 奇偶校驗電路79

 

5.15 練習題80

 

 

第6章使用者定義的原語(基元UDP)

 

 

6.1 UDP的定義82

 

6.2 組合邏輯的UDP83

 

6.3 時序邏輯的UDP84

 

6.3.1 狀態變數的初始化85

 

6.3.2 電平觸發的時序邏輯UDP85

 

 

6.3.3 沿觸發的時序邏輯UDP85

 

6.3.4 沿觸發的和電平敏感的混合行為86

 

6.4 另一個範例87

 

6.5 表項的總結88

 

6.6 練習題88

 

第7章資料流建模

 

 

7.1 連續賦值語句89

 

7.2 範例91

 

7.3 線網聲明賦值91

 

7.4 賦值延遲92

 

7.5 線網延遲94

 

7.6 範例95

 

7.6.1 主/從觸發器95

 

7.6.2 幅值比較器96

 

7.7 練習題96

 

 

第8章行為級建模

 

8.1 過程性結構97

 

 

8.1.1 initial語句97

 

8.1.2 always語句100

 

8.1.3 兩類語句在模組中的使用102

 

8.2 時序控制104

 

8.2.1 延遲控制104

 

8.2.2 事件控制105

 

8.3 語句塊109

 

8.3.1 順序語句區塊109

 

8.3.2 平行語句塊111

 

8.4 過程性賦值113

 

8.4.1 語句內部延遲114

 

 

8.4.2 阻塞性過程賦值115

 

 

8.4.3 非阻塞性過程賦值116

 

8.4.4 連續賦值與過程賦值的比較119

 

 

8.5 條件語句121

 

8.6 case語句122

 

 

8.7 循環語句125

 

8.7.1 forever迴圈語句125

 

8.7.2 repeat循環語句126

 

8.7.3 while迴圈語句127

 

8.7.4 for迴圈語句127

 

8.8 過程性連續賦值128

 

8.8.1 assign與deassign語句128

 

8.8.2 force與release語句129

 

8.9 握手協定範例130

 

8.10 練習題132

 

 

第9章結構建模

 

9.1 模組134

 

9.2 端口134

 

 

9.3 模組實例引用語句137

 

9.3.1 未連接的連接埠139

 

9.3.2 不同的連接埠位寬139

 

9.3.3 模組參數值140

 

9.4 外部連接埠144

 

9.5 舉例148

 

9.6 generate語句151

 

9.6.1 generate循環語句151

 

9.6.2 generateconditional條件語句153

 

9.6.3 generatecase分支語句1​​56

 

9.7 配置157

 

9.8 練習題161

 

 

第10章其他論題

 

 

10.1 任務162

 

10.1.1 任務的定義162

 

10.1.2 任務的呼叫164

 

10.2 函數167

 

 

10.2.1 函數的定義168

 

 

10.2.2 函數的呼叫171

 

10.2.3 常數函數172

 

10.3 系統任務與系統函數172

 

10.3.1 顯示任務173

 

10.3.2 文件輸入/輸出任務177

 

10.3.3 時間標度任務180

 

10.3.4 模擬控制任務181

 

10.3.5 仿真時間函數182

 

10.3.6 轉換函數182

 

10.3.7 機率分佈函數183

 

10.3.8 字串格式化184

 

10.4 禁止語句185

 

10.5 命名事件187

 

10.6 結構描述方式和行為描述方式的混合使用189

 

10.7 層次路徑名191

 

10.8 共享任務和函數193

 

10.9 屬性195

 

10.10 值變轉儲檔案196

 

10.10.1 四狀態型VCD檔案196

 

10.10.2 拓展的VCD檔197

 

10.10.3 範例198

 

10.10.4 VCD檔案格式200

 

10.11 指定區塊201

 

10.12 強度207

 

10.12.1 驅動強度207

 

10.12.2 電荷強度208

 

10.13 競爭的狀況208

 

10.14 命令列參變數210

 

10.15 練習題211

 

 

第11章驗證

 

 

11.1 編寫測試平台213

 

11.2 波形的生成214

 

11.2.1 值序列214

 

11.2.2 重複模式216

 

11.3 測試平台舉例221

 

11.3.1 解碼器221

 

11.3.2 觸發器223

 

11.4 從文字檔讀取向量225

 

11.5 寫入向量228

 

11.6 其他範例229

 

11.6.1 時鐘分頻器229

 

11.6.2 階乘設計231

 

11.6.3 序列檢測器235

 

11.6.4 LED序列237

 

11.7 實用程式239

 

11.7.1 檢測x239

 

11.7.2 將文件傳遞到任務中240

 

11.7.3 操作碼的調試241

 

11.7.4 偵測時脈是否出現遺失的情況242

 

11.7.5 突發時鐘產生器242

 

11.8 練習題243

 

 

第12章建模範例

 

 

 

12.1 簡單元素的建模245

 

12.2 不同風格的建模方式249

 

12.3 延遲的建模251

 

12.4 真值表的建模254

 

12.5 條件操作的建模256

 

12.6 同步邏輯建模258

 

12.7 通用移位暫存器262

 

12.8 格雷碼計數器

263

 

12.9 十進制數計數器264

 

12.10 並行到串列轉換器265

 

12.11 狀態機建模265

 

12.12 狀態機的交互268

 

12.13 Moore有限狀態機的建模272

 

12.14 Mealy有限狀態機的建模273

 

12.15 簡化的黑傑克程序275

 

12.16 掃描單元278

 

12.17 7段BCD碼譯碼器279

 

12.18 實用程式280

 

12.19 練習題281

 

 

附錄A 文法參考資料

 

 

A.1 關鍵字282

 

A.2 語法規則284

 

A.3 語法284

 

 

參考文獻315

 

 

索引316

 

您曾經瀏覽過的商品

購物須知

大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。

特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。

無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。

為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。

若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。

優惠價:87 308
無庫存,下單後進貨
(採購期約45個工作天)

暢銷榜

客服中心

收藏

會員專區