商品簡介
目次
1.1 EDA技術及其發展
1.2 數字系統設計技術
1.2.1 Top—down設計
1.2.2 Bottom—up設計
1.2.3 IP復用技術與SoC
1.3 數字系統設計的流程
1.3.1 輸入
1..2 綜合
1.3.3 適配
1.3.4 仿真
1.3.5 編程
1.4 常用的EDA軟件工具
1.5 EDA技術的發展趨勢
習題
第2章 FPGA/CPLD器件
2.1 PLD的分類
2.1.1 按集成度分類
2.1.2 按編程特點分類
2.1.3 按結構特點分類
2.2 PLD的基本原理與結構
2.2.1 PLD器件的基本結構
2.2.2 PLD電路的表示方法
2.3 低密度PLD的原理與結構
2.4 CPLD的原理與結構
2.4.1 宏單元結構
2.4.2 典型CPLD的結構
2.5 FPGA的原理與結構
2.5.1 查找表結構
2.5.2 典型FPGA的結構
2.5.3 FPGA結構的發展
2.6 FPGA/CPLD的編程元件
2.6.1 熔絲型開關
2.6.2 反熔絲
2.6.3 浮柵編程元件
2.6.4 SRAM編程元件
2.7 邊界掃描測試技術
2.8 FPGA/CPLD的編程與配置
2.8.1在系統編程
2.8.2 CPLD器件的編程
2.8.3 FPGA器件的配置
2.9 FPGA/CPLD器件概述
2.10 PLD的發展趨勢
習題
第3章 Quartus|1集成開發工具
3.1 Quartus Il原理圖設計
3.1.1 半加器原理圖輸入
3.1.2 半加器設計與仿真
3.1.3 全加器設計與仿真
3.2 Quartus Il的優化設置
3.2.1 Settings設置
3.2.2 分析與綜合設置
3.2.3 優化布局布線
3.3.4 設計可靠性檢查
3.3 Quartus II的時序分析
3.3.1 時序設置與分析
3.3.2 時序逼近
習題
第4章 基于宏功能模塊的設計
4.1 乘法器模塊
4.2 除法器模塊
4.3 計數器模塊
4.4 常數模塊
4.5 鎖相環模塊
4.6 存儲器模塊
4.7 其他模塊
習題
第5章 Verilog HDL設計初步
5.1 Verilog HDL簡介
5.2 Verilog HDL設計舉例
5.3 Verilog HDL模塊的結構
5.4 Synplify pro/Synplify綜合器
第6章 Verilog HDL語法與要素
第7章 Verilog HDL行為語句
第8章 數字設計的層次與風格
第9章 Verilog HDL設計進階
第10章 數字電路的仿真
第11章 數字設計實例
附錄
主題書展
更多主題書展
更多書展本週66折
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大,除封面破損、內頁脫落等較嚴重的狀態,其餘商品將正常出貨。
特別提醒:部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供,需以QR CODE 連結至當地網站註冊“並通過驗證程序”,方可下載使用。
無現貨庫存之簡體書,將向海外調貨:
海外有庫存之書籍,等候約45個工作天;
海外無庫存之書籍,平均作業時間約60個工作天,然不保證確定可調到貨,尚請見諒。
為了保護您的權益,「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨,請在商品鑑賞期內寄回,且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。