相關商品
商品簡介
目次
商品簡介
歐盟的“低功耗設計領航行動”被譽為歐洲的低功耗電子系統設計開端，旨在研究和論證新的降低功耗的設計方法，包括19個研發項目和1個配套項目，該配套項目用于確保這些方法、實驗和結果的整理與出版。
本書是該配套項目出版的“新型低功耗設計結構、方法和設計實踐”系列叢書的第三冊。全書由三部分組成，第一部分是異步電路設計教程，主要介紹異步電路設計的基本理論，使初學者理解異步電路的特性，學會如何思考異步系統，跳出傳統的時鐘設計的思維框架，能夠用高級語言和工具創造性地開發出新的設計方案。
第二部分介紹了異步電路描述語言——高級綜合系統Balsa。第三部分給出了一些復雜異步系統設計實例，包括飛利浦公司設計的商用智能卡芯片和曼徹斯特大學設計的異步Viterbi解碼器以及Amulet系列異步處理器。
本書是專為那些具有傳統的（時鐘的）數字設計背景而又希望對異步設計有所了解的設計人員而寫的入門教材，適合作為電子、通信、計算機、測量和控制等專業高年級本科生、研究生的教材和自學參考書，也可供教師、科研人員及工程技術人員參考。
本書是該配套項目出版的“新型低功耗設計結構、方法和設計實踐”系列叢書的第三冊。全書由三部分組成，第一部分是異步電路設計教程，主要介紹異步電路設計的基本理論，使初學者理解異步電路的特性，學會如何思考異步系統，跳出傳統的時鐘設計的思維框架，能夠用高級語言和工具創造性地開發出新的設計方案。
第二部分介紹了異步電路描述語言——高級綜合系統Balsa。第三部分給出了一些復雜異步系統設計實例，包括飛利浦公司設計的商用智能卡芯片和曼徹斯特大學設計的異步Viterbi解碼器以及Amulet系列異步處理器。
本書是專為那些具有傳統的（時鐘的）數字設計背景而又希望對異步設計有所了解的設計人員而寫的入門教材，適合作為電子、通信、計算機、測量和控制等專業高年級本科生、研究生的教材和自學參考書，也可供教師、科研人員及工程技術人員參考。
目次
第一部分 異步電路設計教程
第1章 引言
1.1 為什么要考慮異步電路
1.2 目的與背景
1.3 時鐘與握手
1.4 第一部分概要
第2章 基礎
2.1 握手協議
2.2 Muller C單元和指示原理
2.3 Muller流水線
2.4 電路實現方式
2.5 理論
2.6 測試
2. 7小結
第3章 靜態數據流結構
3.1 引言
3.2 流水線和環路
3.3 構造塊
3.4 一個簡單的例子
3.5 環路的簡單應用
3.6 FOR，IF和WHILE結構
3.7 更復雜的例子：最大公約數電路
3.8 補充例子
3.9 小結
第4章 性能
4.1 引言
4.2 電路性能的定性分析
4.3 性能的定量分析
4.4 相關圖分析法
4.5 小結
第5章 握手電路實現
5.1 鎖存器
5.2 分支、匯合與并入
5.3 功能塊——基礎
5.4 捆綁數據功能塊
5.5 雙軌功能塊
5.6 混合功能塊
5.7 多路選擇器和多路分配器
5.8 互斥、仲裁和亞穩定性
5.9 小結
第6章 速度無關控制電路
6.1 引言
6.2 信號轉換圖
6.3 基本綜合過程
6.4 采用狀態保持元件實現
6.5 初始化
6.6 綜合過程概述
6.7 Petrify：從STG綜合sl電路的工具
6.8 用Petrify設計的實例
6.9 小結
第7章 高級4相捆綁數據協議和電路
7.1 通道和協議
7.2 靜態類型檢查
7.3 更高級的鎖存器控制電路
7.4 小結
第8章 高級語言和工具
8.1 引言
8.2 CSP中的并發和信息傳送
……
附錄A VHDL通道包
第二部分 Balsa——異步硬件綜合系統
第9章 Balsa入門
第10章 Balsa語言
第11章 建立庫元件
第12章 一個簡單的DMA控制器
第三部分 大規模異步電路設計
第13章 DESCALE：應用于低功能卡設計實驗
第14章 異步維特比（Viterbi）解碼器
第15章 處理器
參考文獻
索引
第1章 引言
1.1 為什么要考慮異步電路
1.2 目的與背景
1.3 時鐘與握手
1.4 第一部分概要
第2章 基礎
2.1 握手協議
2.2 Muller C單元和指示原理
2.3 Muller流水線
2.4 電路實現方式
2.5 理論
2.6 測試
2. 7小結
第3章 靜態數據流結構
3.1 引言
3.2 流水線和環路
3.3 構造塊
3.4 一個簡單的例子
3.5 環路的簡單應用
3.6 FOR，IF和WHILE結構
3.7 更復雜的例子：最大公約數電路
3.8 補充例子
3.9 小結
第4章 性能
4.1 引言
4.2 電路性能的定性分析
4.3 性能的定量分析
4.4 相關圖分析法
4.5 小結
第5章 握手電路實現
5.1 鎖存器
5.2 分支、匯合與并入
5.3 功能塊——基礎
5.4 捆綁數據功能塊
5.5 雙軌功能塊
5.6 混合功能塊
5.7 多路選擇器和多路分配器
5.8 互斥、仲裁和亞穩定性
5.9 小結
第6章 速度無關控制電路
6.1 引言
6.2 信號轉換圖
6.3 基本綜合過程
6.4 采用狀態保持元件實現
6.5 初始化
6.6 綜合過程概述
6.7 Petrify：從STG綜合sl電路的工具
6.8 用Petrify設計的實例
6.9 小結
第7章 高級4相捆綁數據協議和電路
7.1 通道和協議
7.2 靜態類型檢查
7.3 更高級的鎖存器控制電路
7.4 小結
第8章 高級語言和工具
8.1 引言
8.2 CSP中的并發和信息傳送
……
附錄A VHDL通道包
第二部分 Balsa——異步硬件綜合系統
第9章 Balsa入門
第10章 Balsa語言
第11章 建立庫元件
第12章 一個簡單的DMA控制器
第三部分 大規模異步電路設計
第13章 DESCALE：應用于低功能卡設計實驗
第14章 異步維特比（Viterbi）解碼器
第15章 處理器
參考文獻
索引
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。