相關商品
商品簡介
商品簡介
本書以目前流行的Xilinx ZYNQ-7000系列FPGA為平臺，以Verilog HDL和C/C++語言為基礎，結合作者多年的教學經驗，系統介紹了FPGA基礎知識及ZYNQ架構、Verilog HDL語法規則、組合/時序邏輯電路一般設計方法、數字邏輯電路HDL設計、SoC嵌入式開發及Vitis HLS使用方法等內容。
全書以PYNQ-Z2為開發平臺，以Vivado、Vitis和Vitis HLS為開發工具，由淺入深、循序漸進，通過多個設計實例，讓讀者逐步掌握純FPGA設計、SoC嵌入式開發以及HLS IP生成與優化等主流設計方法。可作為高等院校通信工程、自動化控制工程、電子工程及其他相近專業本、專科生的教材，也可作為FPGA愛好者的參考用書。
全書以PYNQ-Z2為開發平臺，以Vivado、Vitis和Vitis HLS為開發工具，由淺入深、循序漸進，通過多個設計實例，讓讀者逐步掌握純FPGA設計、SoC嵌入式開發以及HLS IP生成與優化等主流設計方法。可作為高等院校通信工程、自動化控制工程、電子工程及其他相近專業本、專科生的教材，也可作為FPGA愛好者的參考用書。
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。