相關商品
商品簡介
名人/編輯推薦
目次
書摘/試閱
商品簡介
本書圍繞FPGA設計開發與工程實踐，介紹了FPGA基本原理和基本設計步驟、VHDL語言設計基礎、FPGA常用設計技巧，結合Xilinx公司產品描述了FPGA硬件資源及使用特點、ISE軟件的基本使用方法和新款開發板選型參考，并分析了高速通信領域的典型應用案例。本書力求覆蓋FPGA系統設計所需要的各主要方面知識，達到基礎和提高并重、理論與實踐并行、基礎和前沿并舉，使從初學者到有一定開發經驗的讀者都能從中獲益。
本書適合作為電子信息工程、通信工程、自動化、、計算機科學與技術等相關專業的高年級本科生及研究生的教學用書，也可以作為FPGA系統設計人員、硬件工程師和IC工程師的參考圖書。
名人/編輯推薦
《新編高等院校計算機科學與技術規劃教材:FPGA設計開發與工程實踐》適合作為電子信息工程、通信工程、自動化、計算機科學與技術等相關專業的高年級本科生及研究生的教學用書，也可以作為FPGA系統設計人員、硬件工程師和IC工程師的參考圖書。
目次
第1章FPGA設計總論
1.1可編程邏輯設計發展路線
1.2FPGA原理基礎
1.2.1FPGA的基本結構
1.2.2FPGA的工作方式
1.2.3軟核、硬核以及固核的概念
1.3FPGA設計的基本步驟
1.4主流FPGA芯片介紹
1.4.1Xilinx公司的代表產品
1.4.2Altera公司的代表產品
1.4.3Latrice公司的代表產品
第2章VHDL設計基礎
2.1關于VHDL
2.2VHDL的基本結構
2.3命名法則
2.4數據類型
2.5VHDL語言要素
2.5.1運算符及其種類
2.5.2數據對象
2.6VHDL的主要描述語句
2.6.1VHDL順序語句
2.6.2VHDL并行語句
2.7狀態機
第3章Xilinx芯片資源
3.1概述
3.2可配置邏輯模塊
3.2.1CLB綜述
3.2.2切片描述
3.2.3CLB／Slice配置
3.2.4查找表（LUT）
3.2.5存儲元件
3.2.6分布式RAM和內存（僅在SliceM可用）
3.2.7分布式RAM數據流
3.2.8只讀存儲器（ROM）
3.2.9移位寄存器（僅在SliceM可用）
3.2.10移位寄存器數據流
3.2.11多路復用器
3.2.12快速先行進位邏輯
3.3塊存儲器
3.3.1RAM塊簡介
3.3.2同步雙端口和單端口的RAM
3.3.3簡單的雙端口RAM塊
3.3.4級聯RAM塊
3.3.5RAM塊糾錯碼
3.4數字信號處理器DSP48E
3.4.1Virtex—6FPG.ADSP48E結構的特色
3.4.2DSP48E1塊和互連器件
3.4.3DSP48E1切片原型
3.5高速串行收發器GTX／GTH／GTP
3.5.1概述
3.5.2Virtex—6FPGAGTX收發器向導
第4章XilinxISE14.3的安裝與使用
4.1關于ISE
4.1.1ISE簡要介紹
4.1.2ISE14.3軟件的安裝
4.1.3ISE14.3軟件的基本操作
4.2HDL代碼輸入
4.2.1新建工程
4.2.2創建源文件
4.2.3標準語言模板的使用
4.2.4XilinxIPCore的使用
4.3原理圖輸入
4.3.1新建工程
4.3.2原理圖文件
4.4基于ISE的開發流程
4.4.1基于XilinxXST的綜合
4.4.2基于ISE的仿真
4.4.3基于ISE的實現
4.4.4使用PlanAhead分配FPGA管腳
4.4.5使用UCF文件分配FPGA管腳
4.4.6基于ISE的硬件編程
第5章FPGA常用設計技巧
5.1關于VirtexFPGA中DCM的使用
5.2關于VirtexFPGA中三態門的使用
5.2.1關于Virtex的內部的三態資源
5.2.2三態門的描述
5.2.3對信號直接賦值
5.2.4三態門的定位方法
5.2.5對布線結果的分析
5.3Virtex器件BlockRAM的使用
5.3.1Virtex器件BlockRAM的結構特點
5.3.2通過圖形化界面CoreGenerator使用BlockRAM
5.4關于乘法器
5.4.1乘法器的標準寫法
5.4.2資源使用情況及時延特性
5.4.3結論
5.5關于計數器
5.5.1標準寫法
5.5.2資源使用情況及時延特性
5.5.3結論
5.6關于加法器
5.6.1標準寫法
5.6.2資源使用情況及時延特性
5.6.3結論
5.7關于匹配濾波器
5.7.1標準結構的匹配濾波器
5.7.2倒置結構的匹配濾波器
5.7.3倒置結構的匹配濾波器（不需要累加RAM）
5.7.4結論
5.8時間約束
5.8.1時間約束參數的意義
5.8.2時間約束參數的設定方法
5.8.3時間約束參數的取值
5.8.4時間約束參數的加入時機
第6章Xilinx開發板介紹
6.1Spartan系列開發板
6.1.1符合RoHS規范的SP605基礎板
6.1.2AvnetSpartan—6LX150T開發板
6.2Virtex系列開發板
6.2.1Virtex-6系列開發板
6.2.2Virtex—7系列開發板
6.3Kintex—7系列開發板
6.4NetFPGA和NetFPGA—10G
6.4.1NetFPGA
6.4.2NetFPGA—10G
第7章FPGA通信開發案例介紹
7.110GMAC
7.1.1MAC模塊與10GbE系統結構
7.1.210GbEMAC模塊實現和功能描述
7.1.3模塊接口與模塊列表
7.1.4使用10GMACIP核以及時序分析
7.2以太網MAC地址自學習模塊設計
7.2.1設計任務描述
7.2.2原理分析與系統方案
7.2.3設計實現
7.2.4MAC地址表的其他方案——CAM
7.2.5VHDL代碼實現
7.2.6仿真結果及分析
7.3DDC數字下變頻器
7.3.1設計目標
7.3.2DDC原理分析
7.3.3參數設定
7.3.4NCO模塊
7.3.5數字混頻模塊
7.3.6CIC模塊
7.3.7HB模塊
7.3.8FIR模塊
7.3.9DDC集成與驗證
主要縮略語表
參考文獻
1.1可編程邏輯設計發展路線
1.2FPGA原理基礎
1.2.1FPGA的基本結構
1.2.2FPGA的工作方式
1.2.3軟核、硬核以及固核的概念
1.3FPGA設計的基本步驟
1.4主流FPGA芯片介紹
1.4.1Xilinx公司的代表產品
1.4.2Altera公司的代表產品
1.4.3Latrice公司的代表產品
第2章VHDL設計基礎
2.1關于VHDL
2.2VHDL的基本結構
2.3命名法則
2.4數據類型
2.5VHDL語言要素
2.5.1運算符及其種類
2.5.2數據對象
2.6VHDL的主要描述語句
2.6.1VHDL順序語句
2.6.2VHDL并行語句
2.7狀態機
第3章Xilinx芯片資源
3.1概述
3.2可配置邏輯模塊
3.2.1CLB綜述
3.2.2切片描述
3.2.3CLB／Slice配置
3.2.4查找表（LUT）
3.2.5存儲元件
3.2.6分布式RAM和內存（僅在SliceM可用）
3.2.7分布式RAM數據流
3.2.8只讀存儲器（ROM）
3.2.9移位寄存器（僅在SliceM可用）
3.2.10移位寄存器數據流
3.2.11多路復用器
3.2.12快速先行進位邏輯
3.3塊存儲器
3.3.1RAM塊簡介
3.3.2同步雙端口和單端口的RAM
3.3.3簡單的雙端口RAM塊
3.3.4級聯RAM塊
3.3.5RAM塊糾錯碼
3.4數字信號處理器DSP48E
3.4.1Virtex—6FPG.ADSP48E結構的特色
3.4.2DSP48E1塊和互連器件
3.4.3DSP48E1切片原型
3.5高速串行收發器GTX／GTH／GTP
3.5.1概述
3.5.2Virtex—6FPGAGTX收發器向導
第4章XilinxISE14.3的安裝與使用
4.1關于ISE
4.1.1ISE簡要介紹
4.1.2ISE14.3軟件的安裝
4.1.3ISE14.3軟件的基本操作
4.2HDL代碼輸入
4.2.1新建工程
4.2.2創建源文件
4.2.3標準語言模板的使用
4.2.4XilinxIPCore的使用
4.3原理圖輸入
4.3.1新建工程
4.3.2原理圖文件
4.4基于ISE的開發流程
4.4.1基于XilinxXST的綜合
4.4.2基于ISE的仿真
4.4.3基于ISE的實現
4.4.4使用PlanAhead分配FPGA管腳
4.4.5使用UCF文件分配FPGA管腳
4.4.6基于ISE的硬件編程
第5章FPGA常用設計技巧
5.1關于VirtexFPGA中DCM的使用
5.2關于VirtexFPGA中三態門的使用
5.2.1關于Virtex的內部的三態資源
5.2.2三態門的描述
5.2.3對信號直接賦值
5.2.4三態門的定位方法
5.2.5對布線結果的分析
5.3Virtex器件BlockRAM的使用
5.3.1Virtex器件BlockRAM的結構特點
5.3.2通過圖形化界面CoreGenerator使用BlockRAM
5.4關于乘法器
5.4.1乘法器的標準寫法
5.4.2資源使用情況及時延特性
5.4.3結論
5.5關于計數器
5.5.1標準寫法
5.5.2資源使用情況及時延特性
5.5.3結論
5.6關于加法器
5.6.1標準寫法
5.6.2資源使用情況及時延特性
5.6.3結論
5.7關于匹配濾波器
5.7.1標準結構的匹配濾波器
5.7.2倒置結構的匹配濾波器
5.7.3倒置結構的匹配濾波器（不需要累加RAM）
5.7.4結論
5.8時間約束
5.8.1時間約束參數的意義
5.8.2時間約束參數的設定方法
5.8.3時間約束參數的取值
5.8.4時間約束參數的加入時機
第6章Xilinx開發板介紹
6.1Spartan系列開發板
6.1.1符合RoHS規范的SP605基礎板
6.1.2AvnetSpartan—6LX150T開發板
6.2Virtex系列開發板
6.2.1Virtex-6系列開發板
6.2.2Virtex—7系列開發板
6.3Kintex—7系列開發板
6.4NetFPGA和NetFPGA—10G
6.4.1NetFPGA
6.4.2NetFPGA—10G
第7章FPGA通信開發案例介紹
7.110GMAC
7.1.1MAC模塊與10GbE系統結構
7.1.210GbEMAC模塊實現和功能描述
7.1.3模塊接口與模塊列表
7.1.4使用10GMACIP核以及時序分析
7.2以太網MAC地址自學習模塊設計
7.2.1設計任務描述
7.2.2原理分析與系統方案
7.2.3設計實現
7.2.4MAC地址表的其他方案——CAM
7.2.5VHDL代碼實現
7.2.6仿真結果及分析
7.3DDC數字下變頻器
7.3.1設計目標
7.3.2DDC原理分析
7.3.3參數設定
7.3.4NCO模塊
7.3.5數字混頻模塊
7.3.6CIC模塊
7.3.7HB模塊
7.3.8FIR模塊
7.3.9DDC集成與驗證
主要縮略語表
參考文獻
書摘/試閱
該款開發板具有較為豐富的時鐘，包括：200MHz振蕩器（差分）、66MHz插座振蕩器（單端）、用于外部時鐘（差分）的SMA連接器以及帶有2個SMA連接器的GTX參考時鐘端口。
在功耗方面，該款開發板具有12 V插墻式適配器或ATX、支持2.5 V、1.5 V、1.2 V和1.0 V電源的電壓和電流測量功能。
Xilinx官網上給出了幾種ML605基礎板的開發套件，分別針對不同的應用領域添加了不同的工具和文檔，可以滿足開發者的各種需求。下面舉幾個例子。
（1）Virtex—6邏輯評估套件：Virtex—6 FPGA ML605評估套件
Virtex—6 FPGA ML605評估套件包含了硬件、設計工具、IP和一個預驗證參考設計，能夠滿足那些需要高性能、串行連接功能和高級存儲器接口的系統設計。隨套件提供預驗證參考設計和行業標準FPGA夾層連接器（FMC），能夠利用子卡實現升級和定制。
①工具與IP
該評估套件提供了ISE Design Suite：Logic Edition（Virtex—6 LX240T FPGA器件專用）。
②目標參考設計
該評估套件具有一個基本參考設計，即包含千兆位級主機通信、DDR3存儲器接口、實例可編程處理和針對Virtex—6 FPGA系列進行了優化的串行回送的設計。
③實例設計和演示
該評估套件的設計實例和演示示例包括：開發板診斷演示、PCI Express Gen 2（×4）測試設計、PCI Express Gen 1（×8）測試設、DDR3存儲器接口設計、ChipScope Pro串行I／O工具套件IBERT收發器測試設計以及具有故障安全功能的多重啟動參考設計。
④技術文檔
該評估套件的技術文檔包括：硬件設置指南、入門指南、硬件開發者指南、參考設計和實例開發者指南以及原理圖和PCB文件。
⑤電纜與適配器
該評估套件采用通用的12 V電源，具有2條USB電纜、1條以太網電纜以及1個DVI—VGA適配器。
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。