嵌入式系統軟硬件協同設計實戰指南：基於Xilinx Zynq(附光碟)（簡體書）

《嵌入式系統軟硬件協同設計實戰指南：基於Xilinx Zynq》由淺入深，由基礎知識到實戰案例向讀者系統闡述了如何利用Zynq平臺進行嵌入式系統以及軟硬件協同設計的開發。本書分為基礎篇與進階篇兩部分，基礎篇中介紹了Zynq器件、ZedBoard，並配有簡單入門實驗，同時針對軟件開發人員增設了FPGA硬件加速等內容。在進階篇中介紹了利用Zynq進行軟硬件協同設計，同時對處理器與可編程邏輯接口等技術進行了詳細剖析。本書提供了20個詳細的設計案例，涵蓋了硬件板卡、FPGA邏輯、Linux驅動、Linux操作系統、上層應用、軟硬件協同設計等Zynq開發中可能遇到的各個方面的知識，並在最後將前述獨立案例整合為4個系統案例。本書重點突出實戰，以案例為指導，配合介紹相關參考文檔，協助讀者儘快掌握在Zynq上進行各項設計的方法。本書可作為Zynq初學者、軟硬件協同設計開發人員的參考用書，亦可作為大專院校嵌入式系統設計、片上系統設計、可編程邏輯器件等相關專業的教師和學生的參考用書。

《嵌入式系統軟硬件協同設計實戰指南:基于Xilinx Zynq》可作為Zynq初學者、軟硬件協同設計開發人員的參考用書，亦可作為大專院校嵌入式系統設計、片上系統設計、可編程邏輯器件等相關專業的教師和學生參考用書。

Foreword前言第一部分　基礎篇第1章　初試ZedBoard1.1　GPIO LED動手玩1.1.1　拷貝SD卡1.1.2　跳線與外設連接1.1.3　演示操作1.2　Linaro Ubuntu動手玩1.2.1　SD卡分區1.2.2　文件拷貝（FATEXT）1.2.3　外設連接1.2.4　可演示的效果第2章　Zynq平臺介紹2.1　7系列FPGA簡介2.2　Zynq-7000 AP SoC體系簡介第3章　ZedBoard開發環境3.1　ZedBoard的板載外設3.1.1　LED3.1.2　按鍵3.1.3　開關3.1.4　OLED3.1.5　USB接口3.1.6　音頻接口3.1.7　VGA接口3.1.8　HDMI接口3.1.9　101001000兆網口3.2　ZedBoard的擴展外設3.2.1　外擴PMod插座3.2.2　外擴FMC插槽3.2.3　外擴AMS插座第4章　開發工具鏈4.1　可編程邏輯開發工具鏈4.1.1　PlanAhead4.1.2　Xilinx Platform Studio4.2　軟件開發工具鏈4.2.1　Xilinx Software Development Kit4.2.2　交叉編譯工具鏈4.3　軟硬件調試工具4.3.1　ChipScope Pro4.3.2　GDB與GDBserver第5章　Zynq體系結構5.1　應用處理器單元（APU）5.1.1　ARM Cortex A9處理器5.1.2　偵聽控制單元（SCU）5.1.3　L2高速緩存5.1.4　APU接口5.2　通用外設5.2.1　通用IO（GPIO）5.2.2　SPI接口5.2.3　UART接口5.2.4　計時器5.2.5　USB控制器5.2.6　DDR控制器5.3　數字邏輯設計5.3.1　可編程邏輯&"外設&"（PL）5.3.2　XADC5.3.3　PCIe5.4　MIOEMIO第6章　系統級信號6.1　電源管理6.2　Clock信號6.2.1　CPU時鐘域6.2.2　DDR時鐘域6.2.3　基本的時鐘分支結構6.2.4　IO外設（IOP）時鐘6.2.5　PL時鐘6.2.6　其他時鐘6.3　複位系統6.4　JTAG6.5　中斷處理第7章　Zynq啟動與配置7.1　Zynq啟動過程簡介7.2　外部啟動條件7.2.1　電源要求7.2.2　時鐘要求7.2.3　複位要求7.2.4　啟動引腳設置7.3　BootROM7.3.1　BootROM的作用7.3.2　BootROM的特點7.3.3　BootROM後的狀態7.4　FSBL7.5　SSBL7.6　Linux啟動過程7.7　Secure Boot第8章　面向軟件工程師的邏輯設計8.1　FPGA硬件加速原理8.1.1　以空間換時間8.1.2　以存儲器換門電路8.1.3　以IP集成換生產力8.2　部分動態可重配置於Zynq第9章　ZedBoard入門9.1　UART和GPIO控制9.1.1　UART和GPIO接口9.1.2　硬件設計過程9.1.3　軟件設計過程9.2　硬件軟件調試方法9.2.1　ChipScope IP Core9.2.2　SDK Gdb使用9.3　搭建你的單板計算機（Single Board Computer)9.3.1　搭建系統環境9.3.2　準備工作第二部分　進階篇第10章　基於虛擬平臺的Zynq開發10.1　QEMU介紹10.2　編譯QEMU源碼10.2.1　下載QEMU源碼10.2.2　配置QEMU10.2.3　QEMU所依賴的庫文件10.2.4　編譯QEMU10.3　啟動QEMU10.4　QEMU中的嵌入式Linux10.5　商業版虛擬平臺第11章　PL和PS的接口技術詳解11.1　PL和PS的接口11.1.1　AXI接口簡介11.1.2　AXI Interconnect11.2　Zynq的內部連接11.2.1　AXI_HP11.2.2　AXI_GP11.2.3　AXI_ACP11.3　PL和存儲器系統性能概述11.3.1　接口理論帶寬11.3.2　DDR控制器的吞吐率及其效率11.3.3　內部互連吞吐量瓶頸11.3.4　如何選擇PL的接口第12章　基於Zynq的軟硬件協同設計12.1　多核處理器架構簡介12.1.1　什麼是多核處理器12.1.2　多核處理器發展的動機和優勢12.1.3　同構、異構多核架構的優點和挑戰12.2　軟硬件協同設計方法論12.2.1　什麼是軟硬件協同設計12.2.2　軟硬件協同設計發展的動機和優勢12.2.3　軟硬件協同設計的基本流程12.2.4　基於Xilinx工具的軟硬件協同設計簡介12.3　高層次綜合12.3.1　高層次綜合綜述12.3.2　高層次綜合發展的動機與優勢12.3.3　Xilinx AutoESL工具簡介12.4　基於Xilinx Zynq的軟硬件協同設計實例12.4.1　功能簡介12.4.2　設計流程簡介12.4.3　實驗結果與驗證第13章　Zynq開發實戰13.1　用戶IP設計13.1.1　用戶IPcore介紹13.1.2　用戶IPcore設計13.2　嵌入式Linux設備驅動開發13.2.1　設備驅動開發介紹13.2.2　驅動程序的加載與卸載13.2.3　sys文件系統簡介13.2.4　PWM模塊驅動程序13.2.5　PWM驅動程序編譯與測試13.3　構建嵌入式Linux系統13.3.1　搭建系統環境13.3.2　編譯u-boot13.3.3　編譯內核與設備樹13.3.4　製作根文件系統13.3.5　啟動嵌入式Linux13.4　HDMI設計13.4.1　HDMI傳輸原理13.4.2　ADV7511芯片的相關控制信號13.4.3　設計過程13.5　OpenCV移植13.5.1　開發環境準備13.5.2　配置cmake13.5.3　OpenCV編譯與安裝13.5.4　OpenCV移植與ZedBoard測試13.6　基於OpenCV的樹葉識別系統13.6.1　項目總覽13.6.2　圖像採集13.6.3　預處理13.6.4　特徵提取13.6.5　分類決策13.6.6　總結13.7　基於OpenCV的人臉識別系統13.7.1　系統綜述13.7.2　基於Haar特徵和Adaboost算法的人臉檢測13.7.3　系統設計與實現13.7.4　總結13.8　嵌入式Web服務器的移植與搭建13.8.1　嵌入式Web服務器介紹13.8.2　Boa服務器移植與配置13.8.3　Boa服務器部署與測試13.9　嵌入式網絡攝像機的移植與搭建13.9.1　嵌入式網絡攝像機13.9.2　mjpg-streamer的移植與架設13.10　FreeRTOS實時操作系統的應用13.10.1　FreeRTOS介紹13.10.2　FreeRTOS與ucOS-Ⅱ的比較13.10.3　FreeRTOS在Zynq上的應用實例與分析13.10.4　基於FreeRTOS的Lwip13.11　XADC的使用13.11.1　建立硬件工程13.11.2　軟件工程設計13.11.3　程序分析13.12　基於Zynq的部分可重配置13.12.1　可重配置系統介紹13.12.2　可重配置的開發流程13.12.3　小結13.13　在Zynq上搭建Android簡介第14章　系統級設計案例14.1　電機控制系統14.1.1　雙閉環控制器理論14.1.2　雙閉環系統14.1.3　雙閉環控制IP核說明14.1.4　硬件實現過程14.1.5　軟件實現過程14.1.6　硬件平臺測試14.2　智能家庭健康平臺14.2.1　智能家庭健康平臺簡介14.2.2　EKG AFE模塊硬件設計14.2.3　Night EKG Controller IP設計14.2.4　建立可運行Linux的完整系統14.2.5　Night EKG Controller的Linux驅動設計14.2.6　基於Qt的圖形用戶界面設計14.2.7　在ZedBoard上運行Qt程序14.2.8　實現軟件開機自動運行14.3　高性能視頻處理系統設計14.3.1　系統架構14.3.2　硬件架構設計14.3.3　軟件架構設計14.3.4　利用Vivado HLS實現Sobel濾波硬件14.3.5　使系統在ZedBoard上運行14.4　智能小車系統開發14.4.1　智能小車系統結構14.4.2　運動控制設計14.4.3　Linux系統應用程序設計14.4.4　智能小車平臺的後續拓展第15章　如何獲取資料和幫助15.1　如何獲取Xilinx的技術文檔15.1.1　DocNav介紹15.1.2　DocNav使用案例15.2　如何找到Zynq開發資料15.2.1　如何獲取本書的最新例程15.2.2　如何獲取Zynq開發資料15.2.3　如何獲取ZedBoard文檔與例程15.3　Xilinx網站資源導讀15.3.1　序15.3.2　Xilinx軟件介紹15.3.3　軟件版本和軟件更新15.3.4　軟件教程15.3.5　硬件資料15.3.6　參考資源15.3.7　問題解決附錄A　Xilinx開發套件版本14.1到14.3的主要升級變化參考資料

第11章PL和PS的接口技術詳解
Zynq作為首款將高性能ARM Cortex A系列處理器與高性能FPGA在單芯片內緊密結合的產品，與其他獨立ARM Cortex A9與Xilinx FPGA在單板上相比，其可以具有如下優點：設計成本降低；設計整體功耗降低；設計體積減小；設計風險降低；設計更靈活。為了實現這些優點，xilinx在設計Zynq時不僅要將不同工藝特征的處理器和FPGA融合在一個芯片上并保證其良品率，更要設計高效的片內高性能處理器與FPGA之間互聯通路。如果ARM Cortex A9與FPGA之間數據交互成了瓶頸，那么處理器與FPGA的性能優勢都不能發揮出來，其他的優勢也就無從談起了。
因此，如何設計高效的PL與PS數據交互通路是zynq芯片設計的重中之重，也是產品成敗的關鍵之一。本章我們將主要介紹PL和PS的連接，揭示PL和PS之間的接口技術細節。
11.1 PL和PS的接口
在第5章中，我們已經初步介紹了Zynq器件上的系統級信號，其中也包括了PL和PS的接口信號，PL與PS的接口主要有兩種類型：
口功能接口。包括AXl、EMl0、中斷、DMA流控制、時鐘和調試接口。在FPGA開發人員設計PL模塊的時候，就可以使用這些接口的信號，從而和PS進行數據交互。不同的信號接口用途不一樣，應按需求使用。
口配置接口。包括PCAP、SEU、配置狀態信號和Program／Done／Init信號接口。這些信號的接口連接到PL內配置模塊的固定邏輯上，給PS提供對PL的控制能力。
對于硬件設計而言接觸到的主要是AXl、EMl0、DMA、PCAP等接口，這些接口在第5章中我們已經都提過了。EMl0是Zynq提供的一種對Ml0進行擴展的機制。其實就是將Ml0放不下的PS外設接口，在PL上連接到外部引腳。當然，PL里的邏輯也能訪問到這些“連接”，這些“連接”也可以訪問PL的邏輯。如果將PL內的邏輯模塊看作是系統外部的設備，也就是不需要通過總線和PS通信的設備，那么我們可以考慮使用EMIO接口和這種邏輯模塊通信。PCAP是配置模塊接口，在后續實驗中我們也會用到。