信號/電源完整性仿真分析與實踐（簡體書）

電路設計，尤其是現代高速電路系統的設計，是一個隨著電子技術的發展而日新月異的工作，具有很強的趣味性，也具有相當的挑戰性。《信號/電源完整性仿真分析與實踐》的目的是要使電子系統設計工程師們能夠更好地掌握高速電路系統設計的方法和技巧，跟上行業發展要求。因此，《信號/電源完整性仿真分析與實踐》由簡到難、由理論到實踐，以設計和仿真實例向讀者講解了信號/電源完整性的相關現象，如何使用EDA工具進行高速電路系統設計，以及利用仿真分析對設計進行指導和驗證。此書的所有實例將在Mentor公司的HyperLynx相關工具中實現。

邵鵬編著的《信號\電源完整性仿真分析與實踐》將繼承前一版書的寫作風格，在講解各項技術以及信號／電源完整性的相關現象的同時，盡量以設計和仿真實例向讀者展示所要說明的問題。但是和前一版書所不同的是，此書的所有實例將在Mentor公司的HyperLynx相關工具中實現。這樣做的目的有二：一是因為應廣大讀者的需求，對Mentor用戶群有所傾向；二是，Mentor的HyperLynx工具在高速電路的仿真分析中確實有獨特的優勢。而且，從目前業界發展的狀態和趨勢來看，無論是國際化IT行業領軍的大公司、外企，還是國內企業，已經越來越多地拋棄原來的設計工具和流程，逐漸轉向Mentor的設計環境和工具鏈。由于我本人所具有的一些特殊信息渠道，故已經看到或者感受到這種變化。

第1篇基礎理論篇
第1章高速系統設計簡介
1．1PCB設計技術回顧
1．2什麼是“高速”系統設計
1．3如何應對高速系統設計
1．3．1理論作為指導和基準
1．3．2積累實踐經驗
1．3．3平衡時間與效率
1．4小結

第2章高速系統設計理論基礎
2．1微波電磁波簡介
2．2微波傳輸線
2．2．1微波等效電路物理量
2．2．2微波傳輸線等效電路
2．3電磁波傳輸和反射
2．4微波傳輸介質
2．4．1微帶線（MicrostripLine）
2．4．2微帶線的損耗
2．4．3帶狀線（StripLine）
2．4．4同軸線（CoaxialLine）
2．4．5雙絞線（TwistLine）
2．4．6差分傳輸線
2．4．7差分阻抗
2．5“阻抗”的困惑
2．5．1阻抗的定義
2．5．2為什麼要考慮阻抗
2．5．3傳輸線的結構和阻抗
2．5．4瞬時阻抗和特徵阻抗
2．5．5特徵阻抗和信號完整性
2．5．6為什麼是50Ω
2．6阻抗的測量
2．7“阻抗”的困惑之答案
2．8趨膚效應
2．9傳輸線損耗
2．10小結

第3章信號/電源完整性
3．1什麼是信號/電源完整性
3．2信號完整性問題分類
3．3高頻信號傳輸的要素
3．4反射的產生和預防
3．4．1反射的產生
3．4．2反射的消除和預防
3．5串擾的產生和預防
3．5．1串擾的產生
3．5．2串擾的預防與消除
3．6電源完整性分析
3．6．1電源系統設計目標
3．6．2電源系統設計方法
3．6．3電容的理解
3．6．4電源系統分析方法
3．6．5電源建模和仿真算法
3．6．6SSN分析和應用
3．7電磁兼容性EMC和電磁干擾EMI
3．7．1EMC/EMI和信號完整性的關係
3．7．2產生EMC/EMI問題的根源
3．8正確認識回流路徑（參考平面）
3．8．1什麼是高頻信號的回流路徑
3．8．2回流路徑的選擇
3．8．3回流路徑的連續一致性
3．9影響信號完整性的其他因素
3．10小結

第2篇軟件操作篇
第4章Mentor高速系統設計工具
4．1Mentor高速系統設計流程
4．2約束編輯系統（ConstrainEditorSystem）
4．3信號/電源完整性分析工具：HyperLynx
4．3．1HyperLynx的工具架構
4．3．2HyperLynx的通用性
4．3．3HyperLynx的易用性
4．3．4HyperLynx的實用性
4．3．5Mentor高速仿真技術的發展趨勢
4．4前仿和後仿
4．5HyperLynx-LineSim使用簡介
4．5．1分析前準備工作
4．5．2建立信號網絡
4．5．3設置仿真條件
4．5．4仿真結果和約束設置
4．6HyperLynx-BoardSim使用簡介
4．6．1設計文件的導入
4．6．2設置仿真條件
4．6．3關鍵網絡分析
4．6．4多板聯合仿真
4．7HyperLynx-3DEM簡介
4．8小結

第5章高速系統仿真分析和設計方法
5．1高速電路設計流程的實施條件分析
5．2IBIS模型
5．2．1IBIS模型介紹
5．2．2IBIS模型的生成和來源
5．2．3IBIS模型的常見錯誤及檢查方法
5．2．4IBIS文件介紹
5．2．5如何獲得IBIS模型
5．2．6在HyperLynx中使用IBIS模型
5．2．7在Cadence流程中使用IBIS模型
5．2．8DML模型簡介
5．3仿真分析條件設置
5．3．1Stackup——疊層設置
5．3．2DCNets——直流電壓設置
5．3．3器件類型和管腳屬性設置
5．3．4SIModels——為器件指定模型
5．4系統設計和（預）佈局
5．5使用HyperLynx進行仿真分析
5．5．1拓撲結構抽取
5．5．2在HyperLynx中進行仿真
5．6約束規則生成
5．6．1簡單約束設計——Length/Delay
5．6．2差分佈線約束——DiffPair
5．6．3網絡拓撲約束——NetScheduling
5．7約束規則的應用
5．7．1層次化約束關係
5．7．2約束規則的映射
5．7．3CES約束管理系統的使用
5．8佈線後的仿真分析和驗證
5．8．1佈線後仿真的必要性
5．8．2佈線後仿真流程
5．9電源完整性設計方法和流程
5．9．1確定電源系統的目標阻抗
5．9．2DCDrop——直流壓降分析
5．9．3電源平面諧振點分析
5．9．4VRM去耦作用分析
5．9．5去耦電容的集總式交流特性分析
5．9．6去耦電容的分布式交流特性分析
5．9．7電源噪聲特性分析
5．9．8電源平面模型抽取
5．9．9HyperLynx-PI電源系統設計流程總結
5．9．10創建VRM模型
5．9．11電容的佈局和佈線
5．9．12合理認識電容的有效去耦半徑
5．10小結

第3篇DDR系統仿真及案例實踐篇
第6章DDRx系統設計與仿真分析
6．1DDR系統概述
6．2DDR規範解讀
6．2．1DDR規範的DC和AC特性
6．2．2DDR規範的時序要求
6．2．3DDR芯片的電氣特性和時序要求
6．2．4DDR控制器的電氣特性和時序要求
6．2．5DDR刷新和預充電
6．3DDRx總線技術發展
6．3．1DDRx信號斜率修正
6．3．2DDRxODT的配置
6．3．3從DDR2到DDR3
6．3．4DDR3的WriteLeveling
6．3．5DDR2及DDR3的協議變化
6．4DDRx系統仿真分析方法
6．4．1在HyperLynx中仿真DDRx系統
6．4．2仿真結果的分析和解讀
6．5LPDDRx簡介

第4篇高速串行技術篇
第7章高速串行差分信號設計及仿真分析
7．1高速串行信號簡介
7．1．1數字信號總線時序分析
7．1．2高速串行總線
7．1．3Serdes的電路結構
7．1．4Serdes的應用
7．2高速串行信號設計
7．2．1有損傳輸線和信號（預）加重
7．2．2表面粗糙度對傳輸線損耗的影響
7．2．3高頻差分信號的佈線和匹配設計
7．2．4過孔的Stub效應
7．2．5連接器信號分佈
7．2．6加重和均衡
7．2．7碼間干擾ISI和判決反饋均衡器DFE
7．2．8AC耦合電容
7．2．9回流路徑的連續性
7．2．10高速差分線的佈線模式和串擾
7．2．11緊耦合和松耦合
7．3高速串行信號仿真分析
7．3．1系統級仿真
7．3．2S參數（Scatteringparameters）
7．3．3互連設計和S參數分析
7．3．4檢驗S參數質量
7．3．5S參數的使用
7．3．6高速差分串行信號的仿真需求
7．3．7IBIS-AMI模型介紹
7．3．8HyperLynxAMIWizard通道仿真分析
7．3．96Gbps，12Gbps！然後
7．4抖動（Jitter）
7．4．1認識抖動（Jitter）
7．4．2實時抖動分析
7．4．3抖動各分量的典型特徵
……
第5篇結束與思考篇
第8章實戰後的思考