SiP系統級封裝設計與仿真：MentorExpeditionEnterpriseFlow高級應用指南（簡體書）

《SiP系統級封裝設計與仿真：Mentor Expedition Enterprise Flow 高級應用指南》重點基於Mentor Expedition Enterprise Flow設計平臺，介紹了SiP設計與仿真的全流程。特別對鍵合線（Wire Bonding）、芯片堆疊（Die Stacks）、腔體（Cavity）、倒裝焊（Flip Chip）及重分佈層（RDL）、埋入式無源元件（Embedded Passive Component）、參數化射頻電路（RF）、多版圖項目管理、多人實時協同設計（Xtreme）、3D實時DRC等最新的SiP設計技術及方法做了詳細的闡述。在本書的最後一章介紹了SiP仿真技術，並通過實例闡述了SiP的仿真方法。本書適合SiP設計用戶、封裝及MCM設計用戶，PCB設計的高級用戶，所有對SiP技術感興趣的設計者和課題領導者，以及尋求系統小型化、低功耗、高性能解決方案的科研工作者。·

賴有賢，1992年以《大唐遊記》、《真命天子》進軍漫畫界，隨後以連環漫畫作品《小和尚》連載七年創造了臺灣週刊最長連載紀錄，單行本更授權至法國、荷蘭、比利時等歐洲國家。·

第1章　Mentor公司SiP設計仿真平臺1.1　從Package到SiP的發展1.2　Mentor公司SiP技術的發展1.3　Mentor SiP設計與仿真平臺1.3.1　平臺簡介1.3.2　原理圖輸入1.3.3　系統設計協同1.3.4　SiP版圖設計1.3.5　信號完整性和電源完整性仿真1.3.6　熱分析仿真1.3.7　Mentor SiP設計仿真平臺的優勢和先進性1.4　在Mentor SiP平臺中完成的項目介紹第2章　封裝基礎知識2.1　封裝的定義與功能2.2　封裝技術的演變與發展2.3　SiP及其相關技術2.3.1　SiP技術的出現2.3.2　SoC與SiP2.3.3　SiP相關的技術2.4　封裝市場發展2.5　封裝廠家2.5.1　傳統封裝廠家2.5.2　不同領域的SiP封裝企業2.6　裸芯片提供商第3章　SiP生產流程3.1　BGA—主流的SiP封裝形式3.2　SiP 封裝生產流程3.3　SiP封裝的三要素第4章　新興封裝技術4.1　TSV（矽通孔）技術4.1.1　TSV介紹4.1.2　TSV技術特點4.1.3　TSV的應用領域和前景4.2　IPD（Integrated Passive Device）技術4.2.1　IPD介紹4.2.2　IPD的優勢4.3　PoP（Package on Package）技術4.3.1　3D SiP的局限性4.3.2　PoP的應用4.3.3　PoP設計的重點4.4　代表電子產品（蘋果A4處理器）第5章　SiP設計與仿真流程5.1　SiP的設計與仿真流程5.2　Mentor環境中的設計與仿真流程5.2.1　庫的建立5.2.2　原理圖設計5.2.3　版圖設計5.2.4　設計仿真第6章　中心庫的建立及管理6.1　中心庫的結構6.2　Dashboard介紹6.3　原理圖符號庫的建立6.4　裸芯片Cell庫的建立6.4.1　創建裸芯片Padstack6.4.2　創建裸芯片Cell6.5　BGA Cell庫的建立6.5.1　創建BGA Padstack6.5.2　手工創建BGA Cell6.5.3　使用Die Wizard創建BGA Cell6.5.4　LP Wizard專業建庫工具6.6　Part庫的建立6.7　通過Part創建Cell第7章　原理圖輸入7.1　網表輸入7.2　基本原理圖輸入7.2.1　啟動DxDesigner7.2.2　新建項目7.2.3　設計檢查7.2.4　設計規則設置7.2.5　設計打包Package7.2.6　輸出Partlist7.2.7　原理圖中文輸入7.2.8　進入版圖設計環境7.3　基於DxDataBook的原理圖輸入7.3.1　DxDataBook介紹7.3.2　DxDataBook使用7.3.3　元器件屬性的校驗和更新第8章　多版圖項目管理與原理圖多人協同設計8.1　多版圖項目管理8.1.1　SiP與PCB協同設計的需求8.1.2　多版圖項目設計流程8.2　原理圖多人協同設計8.2.1　協同設計的思路8.2.2　原理圖多人協同設計的操作方法第9章　版圖的創建與設置9.1　創建版圖模板9.1.1　版圖模板定義9.1.2　創建SiP版圖模板9.2　創建版圖項目9.2.1　創建SiP項目9.2.2　進入版圖設計環境9.3　版圖相關設置與操作9.3.1　版圖License控制介紹9.3.2　鼠標操作方法9.3.3　三種常用操作模式9.3.4　顯示控制 Display Control9.3.5　編輯控制 Editor Control9.3.6　參數設置 Setup Parameters9.4　版圖佈局9.4.1　元器件佈局9.4.2　網絡自動優化9.5　版圖中直接查看原理圖-eDxD View9.6　版圖中文輸入第10章　約束規則管理10.1　CES約束編輯系統10.2　方案Scheme10.2.1　創建方案Scheme10.2.2　在版圖設計中應用Scheme10.3　定義基板的層疊及其物理參數10.4　網絡類規則 Net Class10.4.1　創建網絡類並指定網絡到網絡類10.4.2　定義網絡類規則10.5　間距規則 Clearance10.5.1　間距規則的創建與設置10.5.2　通用間距規則10.5.3　網絡類到網絡類間距規則10.6　約束類 Constraint Class10.6.1　新建約束類並指定網絡到約束類10.6.2　電氣約束分類10.6.3　編輯約束組10.7　CES和版圖數據交互第11章　Wire Bonding設計11.1　Wire Bonding概述11.2　Bond Wire 模型11.2.1　Bond Wire模型定義11.2.2　Bond Wire模型參數11.3　Wire Bonding工具欄及其應用11.3.1　手動添加Bond Wire11.3.2　移動及旋轉Bond Pad11.3.3　自動添加Bond Wire及Power Ring11.3.4　Bond Wire規則設置11.3.5　實時Bond Wire編輯器Wire Model Editor第12章　腔體及芯片堆疊設計12.1　腔體Cavity12.1.1　腔體的定義12.1.2　腔體的創建12.1.3　將芯片放置到腔體中12.1.4　在腔體中鍵合12.1.5　埋入式腔體設計及將分立器件埋入基板12.2　芯片堆疊12.2.1　芯片堆疊的概念12.2.2　芯片堆疊的創建12.2.3　並排堆疊芯片12.2.4　調整堆疊中芯片的相對位置12.2.5　芯片堆疊的鍵合第13章　FlipChip及RDL設計13.1　FlipChip的概念及特點13.2　RDL的概念13.3　RDL設計13.3.1　Bare Die及RDL庫的建立13.3.2　RDL原理圖設計13.3.3　RDL版圖設計13.4　FlipChip設計13.4.1　FlipChip原理圖設計13.4.2　FlipChip版圖設計第14章　佈線與敷銅14.1　佈線14.1.1　佈線綜述14.1.2　手工佈線14.1.3　Plow佈線模式14.1.4　Gloss平滑模式14.1.5　固定Fix和鎖定Lock14.1.6　層的切換14.1.7　移動導線和過孔14.1.8　電路複製14.1.9　半自動佈線14.1.10　自動佈線14.1.11　差分對佈線14.1.12　長度控制佈線14.2　敷銅14.2.1　敷銅定義14.2.2　敷銅設置14.2.3　繪製敷銅形狀14.2.4　修改敷銅形狀14.2.5　生成負片敷銅14.2.6　刪除敷銅數據14.2.7　檢驗敷銅數據第15章　埋入式電阻、電容設計15.1　埋入元器件技術的發展15.1.1　分立式埋入技術15.1.2　平面式埋入技術15.2　埋入式電阻、電容的工藝和材料15.2.1　埋入式電阻電容的工藝Processes15.2.2　埋入式電阻、電容的材料Materials15.2.3　電阻材料的非線性特徵15.3　電阻、電容自動綜合15.3.1　自動綜合前的準備15.3.2　電阻自動綜合15.3.3　電容自動綜合第16章　RF射頻電路設計16.1　RF SiP技術16.2　Mentor RF設計流程16.3　RF原理圖設計16.3.1　RF元器件庫的配置……·