CMOS低壓差線性穩壓器（簡體書）

《CMOS低壓差線性穩壓器》系統地介紹了CMOS低壓差線性穩壓器（LDO）芯片設計技術，包括系統結構與組成，以及基準電路、誤差放大器、輔助電器等，對其中的設計關鍵技術，例如頻率補償、電源噪聲抑制、大信號響應等技術有詳細的分析。在電路理論分析的基礎上，提出了低功耗LDO、無片外電容LD0以及高電源噪聲抑制LDO芯片的設計方法，並有詳細仿真與測試結果。《CMOS低壓差線性穩壓器》可作為集成電路設計、微電子、電子信息工程等專業的高年級本科生和研究生學習模擬CMOS集成電路設計的教材，也可供從事模擬集成電路設計的工程師參考。·

楊偉豪（Raymond w．Yeung）教授1988年畢業于美國康奈爾大學。獲博士學位。之後曾在AT&T貝爾實驗室工作3年，於1 991年加入香港中文大學，現為網絡編碼研究所主任，是網絡編碼理論的提出者之一，其主要研究領域為信息理論與網絡編碼。他還是IEEE Fellow和香港工程師學會會士。·

《CMOS低壓差線性穩壓器》主要討論LDO芯片電路結構、單元電路等，同時還有設計中的一些問題，包括穩定性、大信號問題、高電源電壓抑制比問題等，對從事模擬集成電路的設計人員和研究人員具有一定的參考價值。《CMOS低壓差線性穩壓器》的另外一個特點是給出三款LDO芯片設計實例，即低功耗LDO、無片外電容LDO以及高電源噪聲抑制LDO芯片的設計方法，這是浙江大學超大規模集成電路設計研究所的最新研究成果。
《CMOS低壓差線性穩壓器》可作為集成電路設計、微電子、電子信息工程等專業的高年級本科生和研究生學習模擬CMOS集成電路設計的教材，也可供從事模擬集成電路設計的工程師參考。

前言第1章 緒論1.1 穩壓器芯片1.2 LDO芯片的基本原理1.3 LDO芯片研究熱點1.3.1 無片外負載電容LDO芯片1.3.2 高電源噪聲抑制LDO芯片1.3.3 新型頻率補償方案1.3.4 優化LDO瞬態響應參考文獻第2章 LDO的組成2.1 基準電路2.1.1 電壓基準電路2.1.2 電流基準電路2.2 誤差放大器2.2.1 誤差放大器的結構2.2.2 極點分佈2.2.3 誤差放大器的增益2.2.4 誤差放大器的帶寬2.2.5 誤差放大器的擺率2.2.6 誤差放大器的工作電壓範圍2.2.7 誤差放大器的輸出電壓範圍2.2.8 誤差放大器的輸入電壓範圍2.2.9 誤差放大器的頻率補償方案2.2.10 誤差放大器的電源抑制特性2.3 功率級2.3.1 輸出電流範圍2.3.2 功率管柵源電壓變化範圍2.3.3 功率級的增益2.3.4 功率級的帶寬（極點）2.3.5 功率級的增益帶寬積2.3.6 功率管的柵電容2.3.7 反饋電阻網絡2.3.8 片外負載電容2.3.9 功率級的頻率補償方案2.3.10 功率級的電源抑制特性2.4 輔助電路2.4.1 關斷電路2.4.2 啟動電路2.4.3 擺率增強電路2.4.4 片外電容放電電路2.4.5 限流電路2.4.6 短路保護電路2.4.7 過溫保護電路參考文獻第3章 基準電路3.1 電壓基準電路3.1.1 帶隙電壓基準的基本原理3.1.2 利用PTAT電流產生基準電壓3.1.3 在運放的輸出端產生基準電壓3.1.4 兩種結構的性能比較3.1.5 高電源抑制電壓基準3.2 電流基準電路3.2.1 與電源無關電流基準電路的基本原理3.2.2 理論與實際的差距3.2.3 改善電流基準電路的電源抑制特性3.2.4 利用不同電阻溫度特性和二極管的反向電流減小基準電流的溫漂係數3.2.5 全CMOS電流基準電路參考文獻第4章 誤差放大器和功率級第5章 頻率補償第6章 電源噪聲抑制第7章 LDO大信號響應和擺率增強電路第8章 輔助電路第9章 LDO設計實例·

針對上面的4種添加共源共柵管的方法，分別仿真了對應LDO電路的電源噪聲抑制特性和環路增益，仿真結果給出。在功率級的電壓源上沒有添加交流小信號。因此LDO電源噪聲抑制特性的仿真結構實際上是由式（6-92）所代表的第一級放大器和第二級放大器共同產生的電源噪聲。為了體現式（6-92）中分母里的放大器信號增益，LDO的環路增益也在圖中給出，并且為了觀察的方便，環路增益被取了倒數，在波特圖中表示為在環路增益上添加負號。在中，LDO的電源噪聲抑制特性曲線由虛線給出，而環路增益倒數的曲線由實線給出；不同顏色的曲線表示第二級放大器不同的共源共柵管組合。在圖中，曲線名稱由兩部分組成，字母部分表示該曲線是電源噪聲抑制特性-PSR，還是環路增益的倒數——-AL;數字部分依次代表表6-29中k、n和m的取值。例如，曲線PSR010表示僅在第二級放大器輸入端添加共源共柵管的LDO電路的電源噪聲抑制特性；曲線- AL100表示在第二級放大器的輸入端和負載端都添加共源共柵管的LDO電路的環路增益的倒數。
從圖中可以看出，雖然000和001組合的環路增益不一致，分別為-116dB和- 123dB，但是他們的電源噪聲抑制特性一樣都為- 98.4dB，這與表中的分析一致。雖然在表中，010和100組合應該有相同的電源噪聲抑制特性，但是在圖中，它們分別為- 133dB和-138dB，兩者并不相同。這是因為在表中假設在輸入端和負載端添加的共源共柵管都有相同的本征增益，但是在實際電路中這個假設條件并沒有滿足，從而造成了兩者間的差別。在4種組合中，僅組合010的電源噪聲抑制特性-133dB比環路增益的倒數-120dB還低，根據表6-29中對應的式（6-92）的表達式，這是因為在第二級放大器輸入端添加的共源共柵管的本征增益AM大于功率級增益。提供了一種在環路增益受限時提高LDO電源噪聲抑制特性的思路。
雖然在圖中的010組合下，LDO電源噪聲抑制特性的直流增益小于其環路增益的倒數，但是這是在僅僅考慮第一級放大器和第二級放大器提供電源噪聲的情況下。當考慮第三級放大器提供的電源噪聲后，由于在式（6-5）所提供的設計思路中沒有采用任何方案來抵消第三級放大器提供的電源噪聲，因此根據6.2.1 節中的式（6-79），第三級放大器提供的電源到LDO輸出端的直流增益最小為1/pAoi Aoz。這個值顯然大于LDO環路增益的倒數。因此在這種情況下，第三級放大器成為制約LDO電源噪聲抑制特性的瓶頸。為了驗證這一理論，針對表和圖的010組合進行了LDO電源噪聲抑制特性的仿真。圖給出了Cadence軟件中對應仿真電路的截圖。由于各級放大器的供電方式和圖中一致，因此可以觀察電源噪聲分別經由各級放大器對LDO輸出電壓的影響。也可以通過設置VDD1，AC =1，DD2，AC=1，VDD3，AC=0再次觀察第一級放大器和第二級放大器所提供的電源噪聲相互抵消的現象。