Cadence Concept-HDL&Allegro原理圖與電路板設計（簡體書）

《Cadence Concept-HDL&Allegro原理圖與電路板設計》以Cadence SPB 16.3 PCB開發軟件為平臺，以具體電路為范例，詳盡講解基于Concept-HDL到Allegro電路板設計的全過程，包括項目管理、元器件原理圖符號及元器件封裝創建、原理圖設計（Concept-HDL）、設計約束、PCB布局與布線的規則、CAM文件輸出等電路板設計的全過程，對PCB板級設計有全面的參考和學習價值。

《Cadence Concept-HDL&Allegro原理圖與電路板設計》隨著工程技術的電子化、集成化和系統化的迅速發展，電路設計已經進入一個全新的時代，高速電路設計也已成為電子工程技術發展的主流，而Cadence軟件以其強大的功能和高級的繪圖效果，逐漸成為EDA行業的主導軟件。《Cadence Concept-HDL&Allegro原理圖與電路板設計》以Cadence SPB 16 3 PCB開發軟件為平臺，以具體電路為范例，詳盡講解基于Concept HDL到Alleqro電路板設計的全過程，內容包括項目管理，元器件原理圖符號及封裝創建，原理圖設計，設計約束，PCB布局與布線的規則，CAM文件輸出等。

第1章 簡介
1.1 概述
1.2 功能特點
1.3 設計流程
1.4 Cadence Allegro SPB 新功能介紹
1.5 進入HDL設計界面
1.6 Allegro PCB Editor入門

第2章 項目相關設置
2.1 新建設計項目
2.2 設置打印屬性
習題

第3章 進入設計和打包
3.1 放置元件
3.2 連接電路圖
3.3 打包（Packaging）簡介
3.4 添加電容器
3.5 創建附加頁
3.6 其他指令的使用
3.7 運行規則檢驗（Rules Checker）
3.8 交叉標注（Cross Reference）
習題

第4章 層次圖和組的設計
4.1 創建層次圖
4.2 查看DAAMP設計
4.3 團隊設計（Team Design）
4.4 DATA設計的創建
4.5 ROOT設計的創建
4.6 層次圖的打包
4.7 交叉標注和繪制層次圖
4.8 元件清單報告（Bill of Materials）
4.9 運行電子規則檢測
4.10 創建網表報告
4.11 多樣性設計（Variant）
習題

第5章 設計規則的預設置
5.1 電氣規則設置
5.2 差分對（Differential Pair）
5.3 相對傳輸延遲
5.4 網絡類（Net Class）
5.5 附加元件屬性
習題

第6章 規則驅動布局
6.1 加載網表
6.2 元件的布局
6.3 信號布線
6.4 替換PCB編輯器的數據庫
6.5 反標（Back Annotation）
6.6 項目存檔（Archiving a Project）
習題

第7章 工程變更
7.1 復制原有項目
7.2 修改原理圖
7.3 重新打包原理圖
7.4 同步設計
7.5 編輯PCB布線
7.6 使用PCB約束管理器
習題

第8章 設計重用
8.1 調用已創建的工程
8.2 案例研究：概述
8.3 案例分析：相對傳輸延遲規則
8.4 案例分析：差分對規則
8.5 案例分析：約束范圍
習題

第9章 PCB基礎及用戶界面
9.1 PCB基礎知識
9.2 Allegro PCB編輯器向導
9.3 PCB編輯器用戶界面的操作
9.4 用腳本文件控制可視及顏色
9.5 著色和使用查找過濾器
9.6 顯示元件指令的查找過濾器
習題

第10章 焊盤制作
10.1 基本概念
10.2 創建Flash Symbol
10.3 創建焊盤過孔
10.4 貼片焊盤的制作
習題

第11章 元件封裝的制作
11.1 封裝符號基本類型
11.2 利用向導制作DIP16的封裝
11.3 手工制作DIP14的封裝
11.4 手工制作SOIC16封裝
11.5 邊緣連接器（Edge Connector）制作
11.6 分立元件（DISCRETE）封裝的制作
習題

第12章 電路板的建立
12.1 建立電路板機械符號
12.2 創建主設計文件（.brd）
12.3 從Design Entry HDL進入PCB Editor
12.4 從Design Entry CIS進入PCB Editor
12.5 從第三方導入網絡表
習題

第13章 設定設計約束
13.1 設置物理規則
13.2 設置間距規則
13.3 設置組間規則
13.4 設置屬性
13.5 設置約束管理器
13.6 在指定線路上布線
13.7 設置擴展設計規則
13.8 擴展設計規則的自動布線
習題

第14章 元件布局
14.1 布局規劃
14.2 分配元件序號
14.3 手工擺放元件
14.4 快速擺放并復制電路
習題

第15章 高級布局
15.1 交換
15.2 基于ALT_SYMBOL屬性的高級布線
15.3 按原理圖頁手動布局
15.4 對DE CIS原理圖手動布局
15.5 使用PCB Router自動布局
習題

第16章 敷銅
16.1 基本概念
16.2 敷銅區域
16.3 分割平面
16.4 用添加多邊形的方法分割平面
16.5 分割復雜平面
16.6 添加負平面Shape并進行負平面孤銅檢查
習題

第17章 布線及優化
17.1 布線的基本原則
17.2 定義柵格
17.3 添加和刪除連接線與過孔
17.4 自動布線的準備工作
17.5 運行PCB Router
17.6 檢查未連接的引腳
17.7 改善布線連接
17.8 替換走線并使用Cut選項修改線路
17.9 優化布線
17.10 添加和刪除淚滴
17.11 移除動態焊盤
17.12 自定義平滑布線
17.13 交互式布線
17.14 為線路更改顏色
17.15 查看分離電壓引腳
17.16 控制并編輯布線長度
17.17 高速網絡布線
習題

第18章 後處理
18.1 重命名元件序號
18.2 文字面調整
18.3 回注（Backannotation）
習題

第19章 加工電路板前的準備工作
19.1 創建絲印層
19.2 建立報告
19.3 建立Artwork文件
19.4 瀏覽Gerber文件
19.5 創建鉆孔圖
19.6 建立鉆孔文件
19.7 輸出底片文件
19.8 建立結構圖和裝配圖
19.9 建立NC DRILL文件
19.10 在CAM350中檢查Gerber文件
習題

第20章 差分對
20.1 設置差分對（Differential Pair）
20.2 差分對布線
習題

第21章 添加測試點
21.1 準備測試
21.2 修改測試點
習題

第22章 Allegro其他高級功能
22.1 設置過孔的焊盤
22.2 更新元件封裝符號
22.3 Net和Xnet
22.4 使用技術文件
22.5 設計重用
22.6 DFA檢查
22.7 修改env文件
22.8 數據庫寫保護
習題
附錄A 利用LP Wizard制作元器件封裝
附錄B 參考原理圖

2.中處理
此部分是整個電路板設計中最重要的部分。
1）讀取原理圖的網絡表將創建好的網絡表導入Allegro軟件，取得元器件的相關信息。
2）擺放機械圖和元器件首先擺放創建好的機械圖，其次擺放比較重要的或較大的元器件，如I／O端口元器件、集成電路，最後擺放小型的元器件，如電阻、電容等。
3）設置電路板的層面 對于多層的印制電路板，需要添加電路板的層面，如添加VCC、GND層等。
4）進行布線（手工布線和自動布線） 手工布線可以考慮到整個電路板的布局，使布線最優化，缺點是布線時間較長；自動布線可以使布線速度加快，但會使用較多的過孔，有時自動布線的路徑不一定是最佳的，故經常需要把這兩種方法結合起來使用。
5）放置測試點放置測試點的目的是檢查該電路板能否正常工作。
3.後處理
此部分是輸出電路板的最後工作。
1）文字面處理為了使繪制的電路圖清晰易懂，需要對整個電路圖的元器件序號進行重新排列，并使用Back Annotation命令，使修改的元器件序號在原理圖中也得到更新。
2）底片處理 設計者必須設定每一張底片是由哪些設計層面組合而成的，再將底片的內容輸出至文件，然後將這些文件送至印制電路板生產車間制作電路板。