相關商品
商品簡介
目次
商品簡介
《電子設計自動化》以詳細的實例介紹了VHDL.硬件描述語言和可編程邏輯器件、NiosⅡ嵌入式系統開發流程，可以使讀者較快地了解可編程邏輯器件和NiosⅡ嵌入式系統先進的設計方法、開發流程和開發手段。全書共七章，主要包括CPLD／FPGA的基本知識、CPLD／FPGA基本開發流程、VHDL語法與使用實例、狀態機設計方法、基于QuartusⅡ軟件的多種邏輯設計流程、NiosⅡ嵌入式系統軟／硬件設計流程和數字系統設計實例。《電子設計自動化》以實踐為基礎，圖文并茂，開發流程完整詳盡，可作為高職高專院校應用電子技術、電子信息工程技術、通信、電氣自動化等專業學生的學習或實訓教材，亦可作為電子設計競賽VHDL硬件描述語言與CPLD／FPGA開發賽前輔導參考資料，也可供電子類在職研究開發人員和技術人員參考。
目次
第1章 可編程邏輯器件
1.1 可編程邏輯器件(PLD)基本結構
1.1.1 可編程邏輯器件概述
1.1.2 可編程邏輯器件基本結構
1.1.3 可編程邏輯器件編程技術
1.2 PAL和GAL器件
1.2.1 PAL器件的基本結構
1.2.2 GAL器件的基本結構
1.3 CPLD基本結構
1.3.1 Xilinx公司XC7300系列器件結構
1.3.2 Ahem公司MAX7000系列器件結構
1.3.3 Ahera公司FLEXIOK系列器件結構
1.4 FPGA基本結構
本章小結
習題
第2章 QuartusⅡ軟件基本設計流程
2.1 可編程邏輯器件設計流程
2.2 硬件描述語言邏輯設計流程
2.2.1 建立新工程
2.2.2 建立硬件描述語言邏輯設計源文件
2.2.3 編譯器選項設置
2.2.4 器件引腳配置
2.2.5 設計編譯
2.2.6 查看編譯后結果
2.2.7 邏輯功能仿真分析
2.2.8 時序分析
2.2.9 器件編程
2.2.10 硬件描述語言邏輯設計流程實訓題目
2.3 原理圖邏輯設計OQs程
2.3.建立新工程
2.3.2 創建新原理圖文件
2.3.3 放置元器件符號
2.3.4 定義輸入和輸出引線
2.3.5 邏輯符號之間的連接
2.3.6 建立默認邏輯符號
2.3.7 原理圖邏輯設計流程實訓題目
本章小結
第3章 VHDL硬件描述語言初階
3.1 VHDL基本結構
3.1.1 VHDL最小結構
3.1.2 VHDL基本結構
3.1.3 VHDL基本語句
3.2 VHDL語言數據類型及運算操作符
3.2.1 VHDL數據對象
3.2.2 VHDL基本數據類型
3.2.3 VHDL預定義屬性
3.2.4 VHDL邏輯運算符
3.2.5 VHDL關系運算符
3.2.6 VHDL算術運算符
3.2.7 VHDL并置運算符
3.2.8 VHDL符號運算符
3.2.9 VHDL省略賦值操作符
3.2.1 0VHDL并列符
3.3 VHDL，順序處理語句
3.3.1 信號代人語句
3.3.2 變量賦值語句
3.3.3 case語句
3.3.4 1f語句
3.3.5 loop語句
3.3.6 next語句
3.3.7 exit語句
3.3.8 wait語句
3.3.9 null語句
3.4 VHDL并行處理語句
3.4.1 進程(process)語句
3.4.2 并發信號代人語句
3.4.3 條件信號代人語句
3.4.4 選擇信號代人語句
3.4.5 塊(block)語句
3.4.6 元件聲明／元件例化
(component)語句
3.4.7 生成(generate)語句
3.$VHDI.庫和程序包
3.5.1 VHDL庫
3.5.2 VHDL程序包
3.6 VHDL子程序
3.6.1 函數語句
3.6.2 過程語句
3.7 組合邏輯電路設計示例
3.7.1 邏輯門電路設計示例
3.7.2 編碼器設計示例
3.7.3 譯碼器設計示例
3.7.4 數據選擇器設計示例
3.7.5 運算器設計示例
3.7.6 奇偶校驗電路設計示例
3.8 時序邏輯電路設計示例
3.8.1 基本觸發器示例
3.8.2 寄存器示例
3.8.3 計數器示例
3.8.4 序列信號發生器示例
本章小結
習題
第4章 硬件描述語言邏輯設計進階
4.1 狀態機設計
4.1.1 Moore型狀態機設計方法
4.1.2 Mealy型狀態機設計方法
4.1.3 MDS圖設計方法
4.1.4 &SM圖設計方法
4.2 硬件描述語言層次化設計
4.2.1 “自上而下”層次化設計概述
4.2.2 VHDL層次化設計方法
本章小結
習題
第5章 QuartusⅡ軟件混合設計流程
5.1 LPM參數化宏模塊邏輯設計流程
5.1.1 建立新工程
5.1.2 創建加法器宏模塊符號
5.1.3 創建減法器宏模塊符號
5.1.4 創建乘法器宏模塊符號
5.1.5 創建除法器宏模塊符號
5.1.6 創建數據選擇器宏模塊符號
5.1.7 頂層邏輯設計
5.1.8 LPM參數化宏模塊邏輯設計流程實訓題目
5.2 層次化設計流程
5.2.1 建立新工程
5.2.2 創建4位加法器模塊符號
5.2.3 創建4位減法器模塊符號
5.2.4 創建2選1數據選擇器模塊符號
5.2.5 創建七段顯示譯碼器模塊符號
5.2.6 頂層邏輯設計
5.2.7 層次邏輯設計瀏覽
5.2.8 層次化設計流程實訓題目
5.3 存儲器邏輯設計流程
5.3.1 建立新工程
5.3.2 創建存儲器初始化文件
5.3.3 創建存儲器模塊符號
5.3.4 創建正弦波信號發生器原理圖
5.3.5 正弦波信號發生器邏輯功能仿真
5.3.6 使用嵌入式邏輯分析儀SignalTapⅡ
5.3.7 使用在系統嵌入式寄存器數據編輯器
5.3.8 移出嵌入式邏輯分析儀SignalTapⅡ
5.3.9 存儲器邏輯設計流程實訓題目
5.4 嵌人式鎖相環PLL模塊設計流程
5.4.1 建立新工程
5.4.2 創建鎖相環PLL模塊
5.4.3 鎖相環分頻輸出時序仿真
5.4.4 嵌入式鎖相環PLL模塊設計流程實訓題目
本章小結
第6章 iosⅡ嵌入式系統軟硬件設計流程
6.1 型NiosⅡ嵌人式系統開發流程
6.2 生成可調試的NiosⅡ系統
6.3 生成NiosⅡ系統頂層原理圖
6.4 NiosⅡ系統下載
6.5 NiosⅡ系統軟件編寫
6.6 NiosⅡ系統軟件調試
6.7 NiosⅡ嵌人式系統開發流程
實訓題目
本章小結
第7章 字系統設計實訓
7.1 數字系統設計實訓Ⅱ
7.1.1 數字鐘系統總體設計
7.1.2 數字鐘系統底層模塊設計流程
7.1.3 數字鐘系統中層模塊設計流程
7.1.4 數字鐘系統頂層模塊設計流程
7.1.5 數字鐘系統頂層模塊層次結構與設計下載驗證
7.1.6 數字鐘實訓題目
7.2 數字系統設計實訓2
7.2.1 可調低頻正弦波信號發生器總體設計
7.2.2 可調低頻正弦波信號發生器底層模塊設計流程
7.2.3 可調低頻正弦波信號發生器頂層模塊設計流程
7.2.4 可調低頻正弦波信號發生器設計驗證
7.2.5 可調低頻正弦波信號發生器設計實訓題目
7.3 數字系統設計實訓3
7.3.1 NiosⅡ嵌入式軟核基本硬件環境的建立
7.3.2 NiosⅡ嵌入式系統軟件開發
本章小結
參考書目
1.1 可編程邏輯器件(PLD)基本結構
1.1.1 可編程邏輯器件概述
1.1.2 可編程邏輯器件基本結構
1.1.3 可編程邏輯器件編程技術
1.2 PAL和GAL器件
1.2.1 PAL器件的基本結構
1.2.2 GAL器件的基本結構
1.3 CPLD基本結構
1.3.1 Xilinx公司XC7300系列器件結構
1.3.2 Ahem公司MAX7000系列器件結構
1.3.3 Ahera公司FLEXIOK系列器件結構
1.4 FPGA基本結構
本章小結
習題
第2章 QuartusⅡ軟件基本設計流程
2.1 可編程邏輯器件設計流程
2.2 硬件描述語言邏輯設計流程
2.2.1 建立新工程
2.2.2 建立硬件描述語言邏輯設計源文件
2.2.3 編譯器選項設置
2.2.4 器件引腳配置
2.2.5 設計編譯
2.2.6 查看編譯后結果
2.2.7 邏輯功能仿真分析
2.2.8 時序分析
2.2.9 器件編程
2.2.10 硬件描述語言邏輯設計流程實訓題目
2.3 原理圖邏輯設計OQs程
2.3.建立新工程
2.3.2 創建新原理圖文件
2.3.3 放置元器件符號
2.3.4 定義輸入和輸出引線
2.3.5 邏輯符號之間的連接
2.3.6 建立默認邏輯符號
2.3.7 原理圖邏輯設計流程實訓題目
本章小結
第3章 VHDL硬件描述語言初階
3.1 VHDL基本結構
3.1.1 VHDL最小結構
3.1.2 VHDL基本結構
3.1.3 VHDL基本語句
3.2 VHDL語言數據類型及運算操作符
3.2.1 VHDL數據對象
3.2.2 VHDL基本數據類型
3.2.3 VHDL預定義屬性
3.2.4 VHDL邏輯運算符
3.2.5 VHDL關系運算符
3.2.6 VHDL算術運算符
3.2.7 VHDL并置運算符
3.2.8 VHDL符號運算符
3.2.9 VHDL省略賦值操作符
3.2.1 0VHDL并列符
3.3 VHDL，順序處理語句
3.3.1 信號代人語句
3.3.2 變量賦值語句
3.3.3 case語句
3.3.4 1f語句
3.3.5 loop語句
3.3.6 next語句
3.3.7 exit語句
3.3.8 wait語句
3.3.9 null語句
3.4 VHDL并行處理語句
3.4.1 進程(process)語句
3.4.2 并發信號代人語句
3.4.3 條件信號代人語句
3.4.4 選擇信號代人語句
3.4.5 塊(block)語句
3.4.6 元件聲明／元件例化
(component)語句
3.4.7 生成(generate)語句
3.$VHDI.庫和程序包
3.5.1 VHDL庫
3.5.2 VHDL程序包
3.6 VHDL子程序
3.6.1 函數語句
3.6.2 過程語句
3.7 組合邏輯電路設計示例
3.7.1 邏輯門電路設計示例
3.7.2 編碼器設計示例
3.7.3 譯碼器設計示例
3.7.4 數據選擇器設計示例
3.7.5 運算器設計示例
3.7.6 奇偶校驗電路設計示例
3.8 時序邏輯電路設計示例
3.8.1 基本觸發器示例
3.8.2 寄存器示例
3.8.3 計數器示例
3.8.4 序列信號發生器示例
本章小結
習題
第4章 硬件描述語言邏輯設計進階
4.1 狀態機設計
4.1.1 Moore型狀態機設計方法
4.1.2 Mealy型狀態機設計方法
4.1.3 MDS圖設計方法
4.1.4 &SM圖設計方法
4.2 硬件描述語言層次化設計
4.2.1 “自上而下”層次化設計概述
4.2.2 VHDL層次化設計方法
本章小結
習題
第5章 QuartusⅡ軟件混合設計流程
5.1 LPM參數化宏模塊邏輯設計流程
5.1.1 建立新工程
5.1.2 創建加法器宏模塊符號
5.1.3 創建減法器宏模塊符號
5.1.4 創建乘法器宏模塊符號
5.1.5 創建除法器宏模塊符號
5.1.6 創建數據選擇器宏模塊符號
5.1.7 頂層邏輯設計
5.1.8 LPM參數化宏模塊邏輯設計流程實訓題目
5.2 層次化設計流程
5.2.1 建立新工程
5.2.2 創建4位加法器模塊符號
5.2.3 創建4位減法器模塊符號
5.2.4 創建2選1數據選擇器模塊符號
5.2.5 創建七段顯示譯碼器模塊符號
5.2.6 頂層邏輯設計
5.2.7 層次邏輯設計瀏覽
5.2.8 層次化設計流程實訓題目
5.3 存儲器邏輯設計流程
5.3.1 建立新工程
5.3.2 創建存儲器初始化文件
5.3.3 創建存儲器模塊符號
5.3.4 創建正弦波信號發生器原理圖
5.3.5 正弦波信號發生器邏輯功能仿真
5.3.6 使用嵌入式邏輯分析儀SignalTapⅡ
5.3.7 使用在系統嵌入式寄存器數據編輯器
5.3.8 移出嵌入式邏輯分析儀SignalTapⅡ
5.3.9 存儲器邏輯設計流程實訓題目
5.4 嵌人式鎖相環PLL模塊設計流程
5.4.1 建立新工程
5.4.2 創建鎖相環PLL模塊
5.4.3 鎖相環分頻輸出時序仿真
5.4.4 嵌入式鎖相環PLL模塊設計流程實訓題目
本章小結
第6章 iosⅡ嵌入式系統軟硬件設計流程
6.1 型NiosⅡ嵌人式系統開發流程
6.2 生成可調試的NiosⅡ系統
6.3 生成NiosⅡ系統頂層原理圖
6.4 NiosⅡ系統下載
6.5 NiosⅡ系統軟件編寫
6.6 NiosⅡ系統軟件調試
6.7 NiosⅡ嵌人式系統開發流程
實訓題目
本章小結
第7章 字系統設計實訓
7.1 數字系統設計實訓Ⅱ
7.1.1 數字鐘系統總體設計
7.1.2 數字鐘系統底層模塊設計流程
7.1.3 數字鐘系統中層模塊設計流程
7.1.4 數字鐘系統頂層模塊設計流程
7.1.5 數字鐘系統頂層模塊層次結構與設計下載驗證
7.1.6 數字鐘實訓題目
7.2 數字系統設計實訓2
7.2.1 可調低頻正弦波信號發生器總體設計
7.2.2 可調低頻正弦波信號發生器底層模塊設計流程
7.2.3 可調低頻正弦波信號發生器頂層模塊設計流程
7.2.4 可調低頻正弦波信號發生器設計驗證
7.2.5 可調低頻正弦波信號發生器設計實訓題目
7.3 數字系統設計實訓3
7.3.1 NiosⅡ嵌入式軟核基本硬件環境的建立
7.3.2 NiosⅡ嵌入式系統軟件開發
本章小結
參考書目
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。