相關商品
商品簡介
目次
商品簡介
本書首先介紹FPGA技術的一般概念及其發展歷程，透徹分析了嵌入式系統的概念，著重介紹了目前炙手可熱的嵌入式系統設計及其在電子工程領域中正被日益廣泛應用的SOPC（片上可編程系統）解決方案及其技術。 本書內容包括：FPGA與嵌入式系統的一般概念；主流硬件描述語言 VerilogHDL和VHDL的介紹；FPGA主要設計流程中各個環節中最優秀的工具使用向導；從原理上設計一個RISC CPU；著重介紹SOPC技術中的最流行的兩個嵌入式CPU軟核NIOS和NIOS II的設計向導，以及與其緊密相關的操作系統的移植和系統的編程和配置技術；深入地剖析了往往被廣大設計者所忽略的 FPGA嵌入式系統設計的同步設計問題，并且以兩個非常典型的實例進行說明；同時也對PicoBlaze處理器IP核的開發與應用進行了介紹。 本書立足于實踐，可以作為電子類各專業本科生和研究生的教學用書，也可供電子類相關領域工程技術人員以及電子工程類各專業學生參考。
目次
第1章 概述
1.1 EDA技術及其特征
1.1.1 EDA技術基本概念
1.1.2 EDA技術實現目標
1.1.3 EDA技術的特征
1.1.4 EDA的基本工具
1.2 EDA技術的發展歷程
1.3 FPGA與CPLD簡介
1.3.1 引言
1.3.2 早期的PLD
1.3.3 CPLD簡介
1.3.4 FPGA簡介
1.3.5 其他類型的FPGA和PLD
1.3.6 選擇CPLD還是FPGA?
1.4 EDA技術中幾個重要的概念
第2章 常用的FPGA與嵌入式系統器件
2.1 PLD廠商概述
2.2 Altera公司器件
2.2.1 主流PLD產品
2.2.2 主流FPGA產品
2.2.3 FPGA配置芯片
2.2.4 NoisⅡ軟處理器
2.3 Xilinx公司器件
2.3.1 主流PLD產品
2.3.2主流FPGA產品
2.4 Lattice公司器件
2.4.1 主流PLD產品
2.4.2 主流FPGA產品
2.4.3 數模混合產品
2.5 Actel公司器件
2.6 QuickLogic公司器件
第3章 硬件描述教程
3.1 HDL的現狀與發展
3.1.1 HDL發展狀況
3.1.2 幾種代表性的HDL語言
3.1.3 各種HDL的體系結構和設計方法
3.1.4 目前可取可行的策略和方式
3.1.5 國內發展的戰略選擇
3.2 Verilog語言
3.2.1 Verilog語言要素
3.2.2 Verilog表達式
3.2.3 模塊
3.2.4 延遲
3.2.5 數據流描述方式
3.2.6 結構化描述方式
3.2.7 混合設計描述方式
3.2.8 設計模擬
3.2.9 行為描述方式
3.3 VHDL
3.3.1 VHDL的基本結構
3.3.2 VHDL的設計實體
3.3.3 VHDL中的對象和數據類型
3.3.4 行為描述
3.3.5 結構描述
3.4 Vetilog與VHDL比較
3.5 HDL編程風格
3.5.1 文件頭和修訂列表
3.5.2 命名規則
3.5.3 HDL編碼指導
3.5.4 Verilog編碼指導原則
3.5.5 VHDL代碼指導原則
第4章 FPGA設計工具介紹
4.1 QuartusⅡ綜合IDE的使用
4.1.1 頂層VHDL文件設計
4.1.2 正弦信號數據ROM定制
4.2 DSP Builder設計向導
4.2.1 可控正弦信號發生器設計
4.2.2 MATLAB窗口使用嵌入式邏輯分析儀SignalTapⅡ(自動設計流程)
4.3 使用ModelSim進行設計仿真
4.3.1 啟動ModelSim
4.3.2 建立仿真工程項目
4.3.3 編輯仿真
4.3.4 裝載仿真模塊和仿真庫
4.3.5 執行仿真
第5章 FPGA與嵌入式系統
5.1 嵌人式系統的定義與發展歷史
5.1.1 現代計算機的技術發展
5.1.2 嵌入式系統的定義與特點
5.1.3 嵌入式系統的獨立發展道路
5.1.4 嵌入式系統的兩種應用模式
5.2 嵌入式系統的基本特征
5.2.1 嵌入式系統工業是不可壟斷的高度分散的工業
5.2.2 嵌入式系統具有的產品特征
5.2.3 嵌入式系統軟件的特征
5.2.4 嵌入式系統需要專用開發工具和環境
5.2.5 嵌入式系統軟件需要RTOS開發平臺
5.3 嵌入式系統的基本組成
5.4 嵌入式處理器的分類
5.4.1 嵌入式微處理器
5.4.2 嵌入式微控制器
5.4.3 嵌入式DSP處理器
5.4.4 嵌入式片上系統
5.4.5 RTOS
5.5 FPGA在嵌入式系統中的地位和作用
5.5.1 在FPGA中實現RISC處理器內核
5.5.2 在FPGA中實現高速DSP算法
5.5.3 在FPGA中嵌入ASIC模塊
5.5.4 在FPGA中實現數字IP Core
5.6 基于FPGA的嵌入式系統設計方法
第6章 IP內核復用與SoC和SOPC
6.1 IP內核基本概念與現狀
6.1.1 IP內核基本概念
6.1.2 IP內核產業的三類主體
6.1.3 設計復用相關的組織
6.1.4 IP內核的現狀
6.2 Soc單片系統
6.2.1 CoreConnect總線
6.2.2 AMBA總線
6.2.3 Wishbone總線
6.3 SOPC及其技術
6.3.1 基于FPGA嵌入IP硬核的SOPC系統
6.3.2 基于FPGA嵌入IP軟核的SOPC系統
6.3.3 基于HardCopy技術的SOPC系統
6.4 基于FPGA和SOPC技術的處理器
6.5 基于FPGA和SOPC技術的DSP
6.6 FFT MegaCore核函數
6.6.1 FFT MegaCore核函數簡介
6.6.2 FFT MegaCore核函數的應用
6.6.3 FFT MegaCore核函數規范
第7章 簡化RISC CPU設計
7.1 RISC CPU結構
7.1.1 時鐘發生器
7.1.2 指令寄存器
7.1.3 累加器
7.1.4 算術運算器
7.1.5 數據控制器
7.1.6 地址多路器
7.1.7 程序計數器
7.1.8 狀態控制器
7.1.9 外圍模塊
7.2 RISC CPU尋址方式和指令系統
7.3 RISC CPU模塊的調試
7.3.1 RISC CPU模塊的前仿真
7.3.2 RISC CPU模塊的綜合
7.3.3 RISC CPU模塊的優化與布局布線
第8章 Nios嵌入式系統開發向導
8.1 Nios軟硬件開發流程
8.2 Nios硬件開發流程
8.2.1 新建SOPC設計項目
8.2.2 基本SOPC系統介紹
8.2.3 加入Nios CPU Core
8.2.4 加入boot-monitor-rom
8.2.5 加入UART
8.2.6 加入Timer
8.2.7 加入Button PIO
8.2.8 加入Led PIO
8.2.9 加入數碼管PIO
8.2.10 加入Avalon三態總線橋
8.2.11 加入SRAM
8.2.12 加入Flash
8.2.13 Flash ROM鎖定地址
8.2.14 調整所有存儲器的地址
8.3 SOPC整體系統生成
8.4 Nios硬件系統生成
8.4.1 設置編譯SOlPC系統
8.4.2 下載完成
8.5 MicroC／OS-Ⅱ在NiOs上的移植
8.5.1 MicroC／OS-Ⅱ簡介
8.5.2 MicroC／OS-Ⅱ的移植
8.5.3 NioS處理器
8.5.4 移植工作
8.5.5 內核測試
8.6 Nios軟核處理器的uClinux的移植
8.6.1 引導程序U—boOt的移植
8.6.2 uClinux移植
第9章 NiosⅡ與嵌入式操作系統移植
9.1 NiosⅡ簡介
9.1.1 NiosⅡ處理器的特點
9.1.2 NiosⅡ處理器的優點
9.1.3 NicsⅡ處理器的系統組成
9.2 NiosⅡ快速入門
9.2.1 建立NioSⅡ系統
9.2.2 編寫程序
9.2.3 編譯整個項目
9.2.4 下載與測試
9.3 在NiosⅡ上運行MicroC／OS-Ⅱ程序
9.3.1 軟硬件要求
9.3.2 軟硬件設計文件
9.3.3 MicroC／OSⅡ工程設計
第10章 PieoBlaze處理器IP Core的原理與應用
10.1 概述
10.2 PicoBlaze原理與結構分析
10.3 PicoBlaze的指令集和調試器
10.4 PicoBlaze的應用系統設計
第11章 FPGA在嵌入式系統應用中的配置
11.1 配置的基本概念
11.1.1 FPGA配置的必要性
11.1.2 FPGA配置種類
11.1.3 FPGA器件的配置方式和配置文件
11.2 PS配置
11.2.1 PS配置基本概念
11.2.2 配置電路結構和原理
11.2.3 軟件設計
11.3 采用單片機的配置方法
11.3.1 PLD的配置原理
11.3.2 用WINBOND78E58單片機配置PLD
11.4 基于EPM7128的主動和被動配置
11.4.1 時鐘驅動模塊設計
11.4.2 地址指針模塊
11.4.3 移位寄存器模塊
11.4.4 數據計數器模塊
11.4.5 復位計數器模塊
11.4.6 配置控制器模塊
第12章 嵌入式系統FPGA同步設計
12.1 建立時間與保持時間
12.2 如何提高同步系統中的工作時鐘
12.2.1 通過改變走線的方式來減小延時
12.2.2 通過拆分組合邏輯的方法來減小延時
12.2.3 不同時鐘域之間的同步
12.3 FPGA內部時鐘處理的常見設計方法
12.3.1 倍頻
12.3.2 分頻
12.3.3 Xilinx器件、Altera器件對差分時鐘輸入的不同處理
12.4 案例一：異步FIFO的設計
12.4.1 異步FIFO的設計原理
12.4.2 采用格雷碼進行異步FIFO的設計
12.4.3 異步FIFO的結構組成
12.4.4 異步FIFO的HDL實現
12.4.5 異步FIFO的仿真與RTL級電路結構
12.5 案例二：交織器與反交織器的設計
12.5.1 交織的基本思想
12.5.2 矩陣轉置法交織
12.5.3 采用FSM設計交織器
12.5.4 影響交織器時鐘因素的探討
12.5.5 交織器的mL實現
12.5.6 交織器的仿真與RTL電路結構
參考文獻
1.1 EDA技術及其特征
1.1.1 EDA技術基本概念
1.1.2 EDA技術實現目標
1.1.3 EDA技術的特征
1.1.4 EDA的基本工具
1.2 EDA技術的發展歷程
1.3 FPGA與CPLD簡介
1.3.1 引言
1.3.2 早期的PLD
1.3.3 CPLD簡介
1.3.4 FPGA簡介
1.3.5 其他類型的FPGA和PLD
1.3.6 選擇CPLD還是FPGA?
1.4 EDA技術中幾個重要的概念
第2章 常用的FPGA與嵌入式系統器件
2.1 PLD廠商概述
2.2 Altera公司器件
2.2.1 主流PLD產品
2.2.2 主流FPGA產品
2.2.3 FPGA配置芯片
2.2.4 NoisⅡ軟處理器
2.3 Xilinx公司器件
2.3.1 主流PLD產品
2.3.2主流FPGA產品
2.4 Lattice公司器件
2.4.1 主流PLD產品
2.4.2 主流FPGA產品
2.4.3 數模混合產品
2.5 Actel公司器件
2.6 QuickLogic公司器件
第3章 硬件描述教程
3.1 HDL的現狀與發展
3.1.1 HDL發展狀況
3.1.2 幾種代表性的HDL語言
3.1.3 各種HDL的體系結構和設計方法
3.1.4 目前可取可行的策略和方式
3.1.5 國內發展的戰略選擇
3.2 Verilog語言
3.2.1 Verilog語言要素
3.2.2 Verilog表達式
3.2.3 模塊
3.2.4 延遲
3.2.5 數據流描述方式
3.2.6 結構化描述方式
3.2.7 混合設計描述方式
3.2.8 設計模擬
3.2.9 行為描述方式
3.3 VHDL
3.3.1 VHDL的基本結構
3.3.2 VHDL的設計實體
3.3.3 VHDL中的對象和數據類型
3.3.4 行為描述
3.3.5 結構描述
3.4 Vetilog與VHDL比較
3.5 HDL編程風格
3.5.1 文件頭和修訂列表
3.5.2 命名規則
3.5.3 HDL編碼指導
3.5.4 Verilog編碼指導原則
3.5.5 VHDL代碼指導原則
第4章 FPGA設計工具介紹
4.1 QuartusⅡ綜合IDE的使用
4.1.1 頂層VHDL文件設計
4.1.2 正弦信號數據ROM定制
4.2 DSP Builder設計向導
4.2.1 可控正弦信號發生器設計
4.2.2 MATLAB窗口使用嵌入式邏輯分析儀SignalTapⅡ(自動設計流程)
4.3 使用ModelSim進行設計仿真
4.3.1 啟動ModelSim
4.3.2 建立仿真工程項目
4.3.3 編輯仿真
4.3.4 裝載仿真模塊和仿真庫
4.3.5 執行仿真
第5章 FPGA與嵌入式系統
5.1 嵌人式系統的定義與發展歷史
5.1.1 現代計算機的技術發展
5.1.2 嵌入式系統的定義與特點
5.1.3 嵌入式系統的獨立發展道路
5.1.4 嵌入式系統的兩種應用模式
5.2 嵌入式系統的基本特征
5.2.1 嵌入式系統工業是不可壟斷的高度分散的工業
5.2.2 嵌入式系統具有的產品特征
5.2.3 嵌入式系統軟件的特征
5.2.4 嵌入式系統需要專用開發工具和環境
5.2.5 嵌入式系統軟件需要RTOS開發平臺
5.3 嵌入式系統的基本組成
5.4 嵌入式處理器的分類
5.4.1 嵌入式微處理器
5.4.2 嵌入式微控制器
5.4.3 嵌入式DSP處理器
5.4.4 嵌入式片上系統
5.4.5 RTOS
5.5 FPGA在嵌入式系統中的地位和作用
5.5.1 在FPGA中實現RISC處理器內核
5.5.2 在FPGA中實現高速DSP算法
5.5.3 在FPGA中嵌入ASIC模塊
5.5.4 在FPGA中實現數字IP Core
5.6 基于FPGA的嵌入式系統設計方法
第6章 IP內核復用與SoC和SOPC
6.1 IP內核基本概念與現狀
6.1.1 IP內核基本概念
6.1.2 IP內核產業的三類主體
6.1.3 設計復用相關的組織
6.1.4 IP內核的現狀
6.2 Soc單片系統
6.2.1 CoreConnect總線
6.2.2 AMBA總線
6.2.3 Wishbone總線
6.3 SOPC及其技術
6.3.1 基于FPGA嵌入IP硬核的SOPC系統
6.3.2 基于FPGA嵌入IP軟核的SOPC系統
6.3.3 基于HardCopy技術的SOPC系統
6.4 基于FPGA和SOPC技術的處理器
6.5 基于FPGA和SOPC技術的DSP
6.6 FFT MegaCore核函數
6.6.1 FFT MegaCore核函數簡介
6.6.2 FFT MegaCore核函數的應用
6.6.3 FFT MegaCore核函數規范
第7章 簡化RISC CPU設計
7.1 RISC CPU結構
7.1.1 時鐘發生器
7.1.2 指令寄存器
7.1.3 累加器
7.1.4 算術運算器
7.1.5 數據控制器
7.1.6 地址多路器
7.1.7 程序計數器
7.1.8 狀態控制器
7.1.9 外圍模塊
7.2 RISC CPU尋址方式和指令系統
7.3 RISC CPU模塊的調試
7.3.1 RISC CPU模塊的前仿真
7.3.2 RISC CPU模塊的綜合
7.3.3 RISC CPU模塊的優化與布局布線
第8章 Nios嵌入式系統開發向導
8.1 Nios軟硬件開發流程
8.2 Nios硬件開發流程
8.2.1 新建SOPC設計項目
8.2.2 基本SOPC系統介紹
8.2.3 加入Nios CPU Core
8.2.4 加入boot-monitor-rom
8.2.5 加入UART
8.2.6 加入Timer
8.2.7 加入Button PIO
8.2.8 加入Led PIO
8.2.9 加入數碼管PIO
8.2.10 加入Avalon三態總線橋
8.2.11 加入SRAM
8.2.12 加入Flash
8.2.13 Flash ROM鎖定地址
8.2.14 調整所有存儲器的地址
8.3 SOPC整體系統生成
8.4 Nios硬件系統生成
8.4.1 設置編譯SOlPC系統
8.4.2 下載完成
8.5 MicroC／OS-Ⅱ在NiOs上的移植
8.5.1 MicroC／OS-Ⅱ簡介
8.5.2 MicroC／OS-Ⅱ的移植
8.5.3 NioS處理器
8.5.4 移植工作
8.5.5 內核測試
8.6 Nios軟核處理器的uClinux的移植
8.6.1 引導程序U—boOt的移植
8.6.2 uClinux移植
第9章 NiosⅡ與嵌入式操作系統移植
9.1 NiosⅡ簡介
9.1.1 NiosⅡ處理器的特點
9.1.2 NiosⅡ處理器的優點
9.1.3 NicsⅡ處理器的系統組成
9.2 NiosⅡ快速入門
9.2.1 建立NioSⅡ系統
9.2.2 編寫程序
9.2.3 編譯整個項目
9.2.4 下載與測試
9.3 在NiosⅡ上運行MicroC／OS-Ⅱ程序
9.3.1 軟硬件要求
9.3.2 軟硬件設計文件
9.3.3 MicroC／OSⅡ工程設計
第10章 PieoBlaze處理器IP Core的原理與應用
10.1 概述
10.2 PicoBlaze原理與結構分析
10.3 PicoBlaze的指令集和調試器
10.4 PicoBlaze的應用系統設計
第11章 FPGA在嵌入式系統應用中的配置
11.1 配置的基本概念
11.1.1 FPGA配置的必要性
11.1.2 FPGA配置種類
11.1.3 FPGA器件的配置方式和配置文件
11.2 PS配置
11.2.1 PS配置基本概念
11.2.2 配置電路結構和原理
11.2.3 軟件設計
11.3 采用單片機的配置方法
11.3.1 PLD的配置原理
11.3.2 用WINBOND78E58單片機配置PLD
11.4 基于EPM7128的主動和被動配置
11.4.1 時鐘驅動模塊設計
11.4.2 地址指針模塊
11.4.3 移位寄存器模塊
11.4.4 數據計數器模塊
11.4.5 復位計數器模塊
11.4.6 配置控制器模塊
第12章 嵌入式系統FPGA同步設計
12.1 建立時間與保持時間
12.2 如何提高同步系統中的工作時鐘
12.2.1 通過改變走線的方式來減小延時
12.2.2 通過拆分組合邏輯的方法來減小延時
12.2.3 不同時鐘域之間的同步
12.3 FPGA內部時鐘處理的常見設計方法
12.3.1 倍頻
12.3.2 分頻
12.3.3 Xilinx器件、Altera器件對差分時鐘輸入的不同處理
12.4 案例一：異步FIFO的設計
12.4.1 異步FIFO的設計原理
12.4.2 采用格雷碼進行異步FIFO的設計
12.4.3 異步FIFO的結構組成
12.4.4 異步FIFO的HDL實現
12.4.5 異步FIFO的仿真與RTL級電路結構
12.5 案例二：交織器與反交織器的設計
12.5.1 交織的基本思想
12.5.2 矩陣轉置法交織
12.5.3 采用FSM設計交織器
12.5.4 影響交織器時鐘因素的探討
12.5.5 交織器的mL實現
12.5.6 交織器的仿真與RTL電路結構
參考文獻
您曾經瀏覽過的商品
購物須知
大陸出版品因裝訂品質及貨運條件與台灣出版品落差甚大，除封面破損、內頁脫落等較嚴重的狀態，其餘商品將正常出貨。
特別提醒：部分書籍附贈之內容(如音頻mp3或影片dvd等)已無實體光碟提供，需以QR CODE 連結至當地網站註冊“並通過驗證程序”，方可下載使用。
無現貨庫存之簡體書，將向海外調貨：
海外有庫存之書籍，等候約45個工作天;
海外無庫存之書籍，平均作業時間約60個工作天，然不保證確定可調到貨，尚請見諒。
為了保護您的權益，「三民網路書店」提供會員七日商品鑑賞期(收到商品為起始日)。
若要辦理退貨，請在商品鑑賞期內寄回，且商品必須是全新狀態與完整包裝(商品、附件、發票、隨貨贈品等)否則恕不接受退貨。