模擬電路版圖的藝術(第二版)（簡體書）

本書以實用和權威性的觀點全面論述了模擬集成電路版圖設計中所涉及的各種問題及目前的研究成果。書中介紹了半導體器件物理與工藝、失效機理等內容；基於模擬集成電路設計所採用的三種基本工藝：標準雙極工藝、多晶矽柵CMOS工藝和模擬BiCMOS工藝；重點探討了無源器件的設計與匹配性問題，二極管設計，雙極型晶體管和場效應晶體管的設計與應用，以及某些專門領域的內容，包括器件合併、保護環、焊盤製作、單層連接、ESD結構等。最後介紹了有關芯片版圖的佈局佈線知識。

Alan Hastings， TI（德州儀器）教授級工程師，具有淵博的集成電路版圖設計知識和豐富的實踐經驗。

譯 者 序
集成電路已進入深亞微米和SoC時代。作為設計與製造的紐帶，版圖的地位至關重要。在各類集成電路中，模擬集成電路由於對器件特性的依賴性更強，所以其性能更大程度地受到版圖因素的影響。正如作者所述，模擬版圖設計更像是從事藝術創作而不僅是研究一門科學。
本書是模擬集成電路版圖設計領域的一部力作，自第一版正式出版以來一直受到廣大讀者的普遍歡迎，這也是促成第二版和中譯本出現的主要原因。作者Alan Hastings是業界權威，在版圖設計領域享有崇高的聲望。本書結構合理、內容豐富、特色鮮明，讀者無須掌握過多的器件物理和半導體工藝知識即可對模擬集成電路版圖設計的理論和方法有完整而深刻的認識。書中大量的實例和習題有助於動手和實踐能力的培養。
進入21世紀以後，中國集成電路產業如雨後春筍般迅猛發展，集成電路各個環節的人才炙手可熱。引進這樣一部權威著作，無疑會對國內培養更多高水平模擬集成電路版圖設計人才起到促進作用。原書作者也對第二版中譯本的出現表示出極大關注。
本書由張為組織翻譯，其中閆珍珍負責第1章和第2章的翻譯工作；郝瑜霞負責第3章和第4章的翻譯工作；呂波負責第5章的翻譯工作；菅端端負責第6章的翻譯工作；楊宇負責第7章的翻譯工作；周永奇負責第8章和第9章的翻譯工作；卜爾龍負責第10章和附錄的翻譯工作；馮煜晶負責第11章和第12章的翻譯工作；李建恒負責第13章的翻譯工作；任彤負責第14章的翻譯工作。張為對全書內容進行了審校。此外，本書的翻譯得到了天津大學電子信息工程學院領導、教師以及電子工業出版社外版教材事業部的大力支持與幫助。在此，對所有為這本書的出版提供了幫助的人們表示誠摯的感謝！
需要指出的是，有關集成電路版圖和工藝的詞匯及其譯法尚無統一標準，特別是有關版圖設計規則的內容，建議讀者首先閱讀附錄C，利用圖例幫助理解，然後再開始正文的學習。由於譯審者水平有限，譯文中難免有不妥乃至錯誤之處，敬請讀者不吝指正。

第二版前言
我最初撰寫《模擬電路版圖的藝術》一書的文稿時是用於一系列講座的。很多人鼓勵我將其出版。剛開始我有點猶豫，因為我認為讀者非常有限。出版之後證明了我的擔心是多餘的。令我驚訝的是，《模擬電路版圖的藝術》居然被翻譯成了中文！
過去的幾年時間提醒我第一版存在的局限性，並且促成了這次全面的修訂。本書的每一章都經過了檢查和校正，並且還加入了很多新內容和約50個新的圖例。第二版介紹的新內容包括：
? 先進金屬化系統
? 介質隔離
? MOS晶體管的失效機制
? 集成電感
? MOS安全工作區
? 非易失性存儲器
在準備本書第二版期間，我從德州儀器的同事身上汲取了大量的經驗和智慧。同時我還不斷參閱IEEE Xplore網站的可用資源，尤其是IEEE Journal of Electron Devices上的文獻。我要向所有幫助我理解或糾正了我很多錯誤的人們表示感謝。如此長時間、大強度的工作雖然無法使每件事都做到完美，但是第二版確實比第一版有了很大的進步。

Alan Hastings

第一版前言
集成電路只有在高倍放大下才會展露其真實面目。無論是覆蓋在表面的錯綜複雜的微細連線，還是其下方同樣複雜的摻雜矽結構，所有這些都是依據一套稱為版圖的設計圖製作而成的。模擬和混合信號集成電路版圖設計難以自動實現。每個多邊形的形狀及位置都要求對器件物理原理、半導體製造和電路理論有深入的理解。儘管已有30年的研究，然而很多內容仍不確定。有些信息隱藏在晦澀的期刊文獻以及未發表的手稿當中。本書以專題的形式將這些信息進行了匯總，主要目的是提供給從事版圖設計的人員使用，對於希望更好地理解電路與版圖關係的電路設計者也很有價值。
本書針對的是廣泛的讀者群，其中一些人對高等數學和固體物理僅有有限的瞭解。書中的數學內容很少，而將重點放在區分所有變量以及採用最容易理解的單位上。讀者只需掌握基礎代數和初步的電子學知識即可。書中許多習題以讀者可以使用版圖編輯軟件為前提，但是不具備這些資源的讀者仍然可以借助紙和筆完成大量的習題。
全書總共包括14章和5個附錄。前兩章概述了器件物理和半導體工藝。這兩章中沒有數學推導，而是將重點放在簡單的口語化解釋及可視模型上。第3章介紹了3種基本工藝：標準雙極工藝、矽柵CMOS工藝以及模擬BiCMOS工藝。講述的重點是剖面圖以及剖面圖與實例器件傳統版圖視圖的對應關係。第4章涵蓋的內容是常見失效機制，重點是版圖在確定可靠性中的作用。第5章和第6章介紹了電阻和電容的版圖。第7章以電阻和電容為例介紹了匹配原則。第8章至第10章介紹了雙極型器件的版圖，而第11章和第12章介紹的是場效應晶體管的版圖和匹配。第13章和第14章闡述了多個前沿問題，包括器件合併、保護環、ESD保護結構以及佈局規劃。附錄中包括縮寫詞匯表、有關米勒指數的討論、用於完成習題的版圖規則範例以及書中所用公式的推導等內容。

Alan Hastings
致 謝
本書包含的信息是通過許多學者、工程師及技術人員的辛苦工作搜集而得的，但其中肯定還會由於許多人士的工作內容尚未發表，所以未能向他們表示感謝。我盡其所能參考了大量的基本發現和原理，但是在很多情況下卻無法確定它們的出處。
我要向提供大量建議的TI同事表示感謝。尤其要感謝Ken Bell，Walter Bucksch，Taylor Efland，Lou Hutter，Clif Jones，Alec Morton，Jeff Smith，Fred Trafton和Joe Trogolo，他們為本書提供了非常重要的信息。同時還要感謝Bob Borden，Nicolas Salamina和Ming Chiang對我的鼓勵，否則本書根本無法完成。

目 錄

第1章 器件物理 1
1.1 半導體 1
1.1.1 產生與複合 3
1.1.2 非本征（雜質）半導體 5
1.1.3 擴散和漂移 7
1.2 PN結 9
1.2.1 耗盡區 9
1.2.2 PN結二極管 11
1.2.3 肖特基二極管 13
1.2.4 齊納二極管 14
1.2.5 歐姆接觸 15
1.3 雙極型晶體管 16
1.3.1 Beta 18
1.3.2 I-V特性 19
1.4 MOS晶體管 20
1.4.1 閾值電壓 22
1.4.2 I-V特性 23
1.5 JFET晶體管 25
1.6 小結 27
1.7 習題 28
第2章 半導體製造 30
2.1 矽製造 30
2.1.1 晶體生長 30
2.1.2 晶圓製造 31
2.1.3 矽的晶體結構 32
2.2 光刻技術 33
2.2.1 光刻膠 33
2.2.2 光掩模和掩模版 34
2.2.3 光刻 35
2.3 氧化物生長和去除 35
2.3.1 氧化物生長和澱積 35
2.3.2 氧化物去除 37
2.3.3 氧化物生長和去除的其他
效應 38
2.3.4 矽的局部氧化（LOCOS） 40
2.4 擴散和離子注入 41
2.4.1 擴散 42
2.4.2 擴散的其他效應 43
2.4.3 離子注入 45
2.5 矽澱積和刻蝕 46
2.5.1 外延 47
2.5.2 多晶矽澱積 48
2.5.3 介質隔離 49
2.6 金屬化 51
2.6.1 鋁澱積及去除 52
2.6.2 難熔阻擋金屬 53
2.6.3 矽化 55
2.6.4 夾層氧化物、夾層氮化物和
保護層 56
2.6.5 銅金屬化 58
2.7 組裝 60
2.7.1 安裝與鍵合 61
2.7.2 封裝 63
2.8 小結 64
2.9 習題 64
第3章 典型工藝 66
3.1 標準雙極工藝 66
3.1.1 本征特性 66
3.1.2 製造順序 67
3.1.3 可用器件 71
3.1.4 工藝擴展 77
3.2 多晶矽柵CMOS工藝 80
3.2.1 本質特徵 81
3.2.2 製造順序 81
3.2.3 可用器件 87
3.2.4 工藝擴展 92
3.3 模擬BiCMOS 96
3.3.1 本質特徵 96
3.3.2 製造順序 97
3.3.3 可用器件 102
3.3.4 工藝擴展 106
3.4 小結 110
3.5 習題 110
第4章 失效機制 113
4.1 電過應力 113
4.1.1 靜電漏放（ESD） 113
4.1.2 電遷徙 115
4.1.3 介質擊穿 117
4.1.4 天線效應 119
4.2 玷污 121
4.2.1 幹法腐蝕 122
4.2.2 可動離子玷污 123
4.3 表面效應 125
4.3.1 熱載流子注入 125
4.3.2 齊納蠕變 128
4.3.3 雪崩誘發β衰減 130
4.3.4 負偏置溫度不穩定性 131
4.3.5 寄生溝道和電荷分散 132
4.4 寄生效應 139
4.4.1 襯底去偏置 140
4.4.2 少子注入 143
4.4.3 襯底效應 153
4.5 小結 154
4.6 習題 155
第5章 電阻 157
5.1 電阻率和方塊電阻（薄層
電阻） 157
5.2 電阻版圖 159
5.3 電阻變化 162
5.3.1 工藝變化 162
5.3.2 溫度變化 163
5.3.3 非線性 164
5.3.4 接觸電阻 166
5.4 電阻的寄生效應 167
5.5 不同電阻類型的比較 170
5.5.1 基區電阻 170
5.5.2 發射區電阻 171
5.5.3 基區埋層電阻 172
5.5.4 高值薄層電阻 172
5.5.5 外延埋層電阻 175
5.5.6 金屬電阻 176
5.5.7 多晶矽電阻 177
5.5.8 NSD和PSD電阻 179
5.5.9 N阱電阻 180
5.5.10 薄膜電阻 181
5.6 調整電阻阻值 182
5.6.1 調節電阻（Tweaking Resistor） 182
5.6.2 微調電阻 184
5.7 小結 191
5.8 習題 191
第6章 電容和電感 193
6.1 電容 193
6.1.1 電容的變化 198
6.1.2 電容的寄生效應 201
6.1.3 電容比較 202
6.2 電感 210
6.2.1 電感寄生效應 212
6.2.2 電感的制作 214
6.3 小結 215
6.4 習題 216
第7章 電阻和電容的匹配 218
7.1 失配的測量 218
7.2 失配的原因 220
7.2.1 隨機變化 220
7.2.2 工藝偏差 223
7.2.3 互連寄生 224
7.2.4 版圖移位 225
7.2.5 刻蝕速率的變化 227
7.2.6 光刻效應 229
7.2.7 擴散相互作用 230
7.2.8 氫化 231
7.2.9 機械應力和封裝漂移 232
7.2.10 應力梯度 234
7.2.11 溫度梯度和熱電效應 242
7.2.12 靜電影響 246
7.3 器件匹配規則 253
7.3.1 電阻匹配規則 253
7.3.2 電容匹配規則 256
7.4 小結 259
7.5 習題 259
第8章 雙極型晶體管 262
8.1 雙極型晶體管的工作原理 262
8.1.1 β值下降 263
8.1.2 雪崩擊穿 264
8.1.3 熱擊穿和二次擊穿 265
8.1.4 NPN晶體管的飽和狀態 267
8.1.5 寄生PNP管的飽和態 270
8.1.6 雙極晶體管的寄生效應 272
8.2 標準雙極型小信號晶體管 274
8.2.1 標準雙極型NPN晶體管 274
8.2.2 標準雙極工藝襯底PNP
晶體管 279
8.2.3 標準雙極型橫向PNP
晶體管 282
8.2.4 高電壓雙極型晶體管 289
8.2.5 超β（Super-Beta）NPN
晶體管 291
8.3 CMOS和BiCMOS工藝小信號
雙極型晶體管 292
8.3.1 CMOS工藝PNP晶體管 292
8.3.2 淺阱（Shallow-Well）
晶體管 295
8.3.3 模擬BiCMOS雙極型
晶體管 297
8.3.4 高速雙極型晶體管 299
8.3.5 多晶矽發射極晶體管 301
8.3.6 氧化隔離（Oxide-Isolated）
晶體管 302
8.3.7 鍺矽晶體管 305
8.4 小結 306
8.5 習題 307
第9章 雙極型晶體管的應用 309
9.1 功率雙極型晶體管 309
9.1.1 NPN功率晶體管的失效
機理 310
9.1.2 功率NPN晶體管的版圖 316
9.1.3 PNP功率晶體管 323
9.1.4 飽和檢測與限制 324
9.2 雙極型晶體管匹配 327
9.2.1 隨機變化 328
9.2.2 發射區簡並 330
9.2.3 NBL陰影 331
9.2.4 熱梯度 332
9.2.5 應力梯度 336
9.2.6 填充物誘生應力 327
9.2.7 系統失配的其他因素 339
9.3 雙極型晶體管匹配設計規則 340
9.3.1 縱向晶體管匹配規則 340
9.3.2 橫向晶體管匹配規則 343
9.4 小結 345
9.5 習題 345
第10章 二極管 349
10.1 標準雙極工藝二極管 349
10.1.1 二極管連接形式的
晶體管 349
10.1.2 齊納二極管 351
10.1.3 肖特基二極管 357
10.1.4 功率二極管 361
10.2 CMOS和BiCMOS工藝
二極管 363
10.2.1 CMOS結型二極管 363
10.2.2 CMOS和BiCMOS肖特基
二極管 364
10.3 匹配二極管 365
10.3.1 匹配PN結二極管 365
10.3.2 匹配齊納二極管 367
10.3.3 匹配肖特基二極管 368
10.4 小結 368
10.5 習題 368
第11章 場效應晶體管 370
11.1 MOS晶體管的工作原理 371
11.1.1 MOS晶體管建模 371
11.1.2 晶體管的寄生參數 376
11.2 構造CMOS晶體管 384
11.2.1 繪製MOS晶體管版圖 384
11.2.2 N阱和P阱工藝 386
11.2.3 溝道終止注入 389
11.2.4 閾值調整注入 390
11.2.5 按比例縮小晶體管 392
11.2.6 不同的結構 395
11.2.7 背柵接觸 399
11.3 浮柵晶體管 402
11.3.1 浮柵晶體管的工作原理 403
11.3.2 單層多晶矽EEPROM
存儲器 406
11.4 JFET晶體管 408
11.4.1 JFET建模 408
11.4.2 JFET的版圖 409
11.5小結 412
11.6 習題 412
第12章 MOS晶體管的應用 415
12.1 擴展電壓晶體管 415
12.1.1 LDD和DDD晶體管 416
12.1.2 擴展漏區晶體管 419
12