現代數字電路與邏輯設計實驗教程(第2版)（簡體書）

《普通高等院校電子信息類系列教材:現代數字電路與邏輯設計實驗教程(第2版)》可以作為大學本科和專科院校通信、電子工程類各專業的實驗教材，也可供相關領域的工程技術人員參考。《普通高等院校電子信息類系列教材:現代數字電路與邏輯設計實驗教程(第2版)》是由北京郵電大學出版社出版。

第1章概述
1.1數字集成電路
1.1.1數字集成電路發展
1.1.2邏輯器件的選擇和使用
1.2EDA技術及其發展趨勢
1.2.1EDA技術
1.2.2EDA技術的優勢
1.2.3EDA工具
1.3數字可編程器件及其發展
1.3.1數字可編程器件概述
1.3.2可編程器件的發展趨勢
1.4實驗的基本過程
1.4.1實驗預習
1.4.2實驗過程
1.4.3實驗報告
第2章VHDL語言介紹
2.1什么是VHDL
2.2VHDL文字規則
2.3VHDL設計實例
2.4VHDL的基本結構
2.4.1實體（Entity）
2.4.2結構體（Architecture）
2.4.3配置（Configuartion）
2.4.4子程序
2.4.5庫和程序包
2.5VHDL語言的數據類型和運算操作符
2.5.1VHDL語言的對象
2.5.2VHDL語言的數據類型
2.5.3VHDL語言的運算操作符
2.6VHDL語言的主要描述語句
2.6.1并行語句
2.6.2順序（sequential）語句
第3章VHDL設計實例
3.1用VHDL語言描述組合邏輯電路
3.1.1簡單門電路
3.1.2編碼器
3.1.3譯碼器
3.1.4數據選擇器
3.1.5比較器
3.1.6加法器
3.2用VHDL語言描述時序邏輯電路
3.2.1觸發器
3.2.2寄存器和移位寄存器
3.2.3計數器
3.2.4分頻器
3.2.5序列信號發生器
3.3用VHDL語言實現狀態機設計
3.3.1一般有限狀態機的設計
3.3.2有限狀態機設計例程
3.4VHDL編程注意事項
3.4.1VHDL代碼書寫規范與建議
3.4.2VHDL編碼常見問題
第4章數字系統設計
4.1數字系統概述
4.2數字系統設計方法
4.3數字系統設計的描述方法
4.4數字系統設計舉例
4.5數字系統的安裝與調測
4.5.1用標準數字芯片實現數字系統時的安裝與調測
4.5.2用PLD專用集成芯片實現數字系統時的安裝與調測
4.6系統優化
4.6.1面積優化
4.6.2速度優化
第5章EDA設計流程及軟件使用
5.1 EDA設計流程
5.1.1設計輸入
5.1.2綜合
5.1.3適配
5.1.4仿真
5.1.5下載
5.1.6硬件測試
5.2 QuartusⅡ使用指南
5.2.1創建工程
5.2.2原理圖設計輸入
5.2.3 VHDL設計輸入
5.2.4引腳鎖定
5.2.5下載
5.3 Synplify使用簡介
5.3.1基本概念
5.3.2 Synplify使用
5.4 Modelsim使用簡介
5.4.1測試用例
5.4.2仿真過程
第6章基本單元電路實驗
實驗1集成門電路電壓參數的測量
實驗2組合邏輯電路冒險的研究與消除
實驗3譯碼器及其應用
實驗47段LED數碼管顯示實驗
實驗5數據選擇器及其應用
實驗6觸發器及其應用
實驗7中規模計數器的應用
實驗8移位寄存器及其應用
第7章EDA基礎實驗
實驗1 QuartusⅡ原理圖輸入法設計
實驗2 VHDL組合邏輯電路設計（一）
實驗3 VHDL組合邏輯電路設計（二）
實驗4 VHDL組合邏輯電路設計（三）
實驗5 VHDL組合邏輯電路設計（四）
實驗6 VHDL組合邏輯電路設計（五）
實驗7觸發器的設計
實驗8 VHDL時序邏輯電路設計（一）
實驗9 VHDL時序邏輯電路設計（二）
實驗10 VHDL時序邏輯電路設計（三）
實驗11 VHDL時序邏輯電路設計（四）
實驗12數碼管掃描顯示控制器設計與實現
實驗13序列信號發生器的設計與實現
實驗14序列信號檢測器的設計與實現
實驗15發光二極管走馬燈電路設計與實現
實驗16自動售貨機設計與實現
第8章數字系統綜合實驗
實驗1數字鐘
實驗2數字秒表
實驗3交通燈控制器
實驗4點陣顯示控制器
實驗5拔河游戲機
實驗6經典數學游戲
實驗7簡易乒乓游戲機
實驗8簡易俄羅斯方塊游戲機
實驗9簡易貪食蛇游戲機
實驗10洗衣機控制器
實驗11簡易樂曲播放器
實驗12簡易數字頻率計
實驗13簡易函數發生器
實驗14 VGA圖像顯示控制器
實驗15 PS／2鍵盤接口控制器設計
實驗16數字溫濕度計
實驗17基于I2C總線傳輸的數字溫度計
實驗18 RS232串口通信控制器
附錄1數字實驗裝置
附1.1 MAXⅡ數字邏輯實驗開發板
附1.2數字電路與邏輯設計基礎實驗板
附錄2常用芯片引腳圖

相比之下，狀態機狀態變換周期只有一個時鐘周期，而且，由于在每一狀態中，狀態機可以完成許多并行的運算和控制操作，所以，一個完整的控制程序，即使由多個并行的狀態機構成，其狀態數也是十分有限的。一般由狀態機構成的硬件系統比CPU所能完成同樣功能的軟件系統的工作速度要高出3～4個數量級。
（7）就可靠性而言，狀態機的優勢也是十分明顯的。CPU本身的結構特點與執行軟件指令的工作方式決定了任何CPU都不可能獲得圓滿的容錯保障，這已是不爭的事實了。因此，用于要求高可靠性的特殊環境中的電子系統中，如果以CPU作為主控部件，應是一項錯誤的決策。而狀態機系統就不同了，首先它是由純硬件電路構成，不存在CPU運行軟件過程中許多固有的缺陷；其次是由于狀態機的設計中能使用各種完整的容錯技術；再次是當狀態機進入非法狀態并從中跳出，進入正常狀態所耗的時間十分短暫，通常只有兩三個時砷周期，約數十個ns，尚不足以對系統的運行構成損害；而CPU通過復位方式從非法運行療式中恢復過來，耗時達數十個ms，這對于高速高可靠系統顯然是無法容忍的。
2.用戶自定義數據類型定義語句
VHDL有限狀態機涉及的相關語句類型和語法表述在此前的VHDL語法介紹中多已涉及，本節將介紹與有限狀態機設計有重要聯系的其他語法現象，即用戶自定義數據類型定義語句及相關的語法現象。
除了上述一些標準的預定義數據類型外，如整數類型、Boolean類型、標準邏輯位類型Std—logic等，VHDL還允許用戶自行定義新的數據類型。由用戶定義的數據類型可以有多種，如枚舉類型（Enumeration Types）、整數類型（Integer Types）、數組類型（Array Types）、記錄類型（Record Types）、時間類型（Time Types）、實數類型（Real Types）等。
用戶自定義數據類型是用類型定義語句TYPE和子類型定義語句SUBTYPE實現的，以下將介紹這兩種語句的使用方法。